[发明专利]一种集成电路用相移掩模制造方法

说明书

本发明公开了一种集成电路用相移掩模制造方法，依据客户设计的图形，将图形数据转换成掩模曝光设备能识别的格式，利用掩模曝光机曝光于附有感光材料的掩模基板，经显影刻蚀制程使其表面产生透光与不透光的逻辑图形的过程；依次包括以下步骤：第一次曝光、烘烤、第一次显影、第一次铬蚀刻、第一次去胶、相移层蚀刻、第一次涂胶、监控图形曝光、第二次显影、第二次铬蚀刻、第二次去胶、监测图形相位角、评估计算相移层加蚀刻时间、第二次涂胶、第二次曝光、第三次显影、第三次铬蚀刻、第三次去胶、清洗、图形检测、贴膜、颗粒检测、包装出货。本发明能够克服现有流程最终曝光去除主图形金属铬后相位角超规格要求造成报废。

技术领域

本发明涉及一种集成电路用相移掩模制造方法。

背景技术

近年来随着半导体制造技术的快速发展，器件尺寸不断缩小，器件集成度越来越高，根据摩尔定律，晶体管的数量每18个月就要翻一番，这对光刻技术提出更高要求。当工艺节点达到0.18微米甚至更高节点时，光束通过掩模版后产生明显的衍射效应。对于同一光源，当他们透过的掩模版尺寸越小，衍射效应越明显。结果导致光强分布叠加明显，无法产生足够的能量强弱对比使在晶圆上的光阻通过反应和显影形成需要的图案。

为了保持分辨率和条宽控制，在掩模、成像和光刻工艺等方面都需要采用分辨率增强技术(RET)，如相移掩模(相移掩模)、离轴照明(OAI)、光学临近效应校正(OPC)、光瞳滤波(PF)及多层抗蚀剂成像技术等。相移掩模是其中的关键技术。

传统上只有二元掩模(binary)，掩模上区域要么完全透明，要么完全不透明，所有通过透光图形部分的光的光程差均相同。新型的移相掩模技术是一种利用相位调制的方法来改进系统分辨率的技术。这种技术实际上也是降低k1因子的方法，所以它不会降低焦深DOF，通过移相层，使通过相邻透明区域的两束光具有180度的相对相位差，从而使这两束光波之间发生相消干涉，减弱相邻边界处的光强，使图形边沿对比度得到提高，同时改善了焦深和分辨率。

图形光强度由掩模上各个透光孔衍射的波的组合确定是光刻技术的基本思想。光强度随焦深减小而降低，图形对比度随图形特征尺寸和焦深的减小而下降，象质减退难以光刻出优质图形，图形刻划的判据又主要由图象的对比度确定。Levenson1982年提出的相移掩模方法实现了比传统方法更高的分辨率。其基本思想是在掩模上一些透光区选择性地引入相移层，即相移器，其厚度为：dPS＝λ/2(n-1)×(2m+1)式中λ—波长；n—相移层材料折射率；m＝0，1，2，3……，一般取m＝0，由于相移层的引入，使掩模上有、无相移器的透光区域透过的光之间产生180°相位差，改变了掩模图形空间频率分布和空间象分布，使硅片表面相邻透光孔象之间因相消干涉而使暗区强度减弱，根据能量守恒定律，特征图形亮区象强度必然增加，致使亮区更亮，因而提高了象对比度、强度分布斜率、分辨率和象质。分辨率还取决于照明光的部分相干因子(e)、掩模图形空间频率(g0)和成象系统数值孔径(N A)。对比度的提高，使得因对比度较差而无法分辨的图形变得可以分辨，故相移掩模提高了分辨率。

由瑞利分辨力判据，分辨力W计算公式如下：

W＝k 1λ/NA

式中λ为曝光波长，NA为成像光学系统数值孔径，k1为与工艺有关的因子。表4.2-1列出了k1取0.5和0.38时光学系统的分辨能力，其中k1＝0.5是使用二元掩模和传统照明时的基本极限；k1＝0.38是使用先进的光刻技术，如OAI和相移掩模可以达到的分辨力。利用图形边缘的干涉抵消，通过相位移掩模可以显着改善图形的对比度。具体原理如图1和图2示。

明显看出，搭配了相移掩模之后，图形可以得到完整的显现，对比度明显提高。但是相移掩模需要进行两次曝光，不仅要求能够更加精确地控制套刻精度，而且周期较长。控制难点较多。相移掩模的主要的技术要点为相位控制技术、长周期的条宽控制技术以及缺陷控制技术。