[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

衬底，包括单元区和外围区；

单元栅电极，埋入在与所述单元区的单元有源部分交叉的凹槽中；

单元线图案，横跨所述单元栅电极，所述单元线图案连接到在所述单元有源部分中处于所述单元栅电极的一侧的第一源/漏区；

覆盖线图案，在所述单元线图案的顶表面上，所述覆盖线图案的底表面的宽度等于所述单元线图案的顶表面的宽度；

最外单元线图案，在所述衬底上处于所述单元线图案的一侧，所述最外单元线图案具有邻近于所述单元线图案的第一侧壁以及与所述第一侧壁相对的第二侧壁；

第一单元绝缘衬层，在所述单元线图案的彼此对立的侧壁上；

在所述最外单元线图案的所述第一侧壁上具有第一厚度的第二单元绝缘衬层；

在所述最外单元线图案的所述第二侧壁上具有第二厚度的间隔物，所述第二厚度大于所述第一厚度；

外围栅极图案，横跨所述外围区的外围有源部分；

外围栅极间隔物，在所述外围栅极图案的侧壁上，所述外围栅极间隔物包括与所述间隔物相同的材料；

覆盖绝缘层，设置在所述最外单元线图案的顶表面和所述外围栅极图案的顶表面上，所述覆盖绝缘层具有与所述最外单元线图案的所述第一侧壁对准的横向侧壁；以及

平坦化的层间绝缘层，设置在所述覆盖绝缘层之下且在所述外围栅极图案与所述最外单元线图案之间，

其中所述单元线图案包括顺序地堆叠的单元导线和单元硬掩模线，所述覆盖线图案的所述底表面的所述宽度等于所述单元硬掩模线的顶表面的宽度，

其中所述外围栅极间隔物在所述外围栅极图案的侧壁上具有第三厚度，且所述第三厚度等于所述间隔物的所述第二厚度，以及

其中所述覆盖绝缘层具有与所述第二单元绝缘衬层的顶表面处于相同水平处的顶表面。

2.如权利要求1所述的半导体器件，其中所述第一单元绝缘衬层包括与所述第二单元绝缘衬层相同的材料，且所述第一单元绝缘衬层中的每个具有第四厚度，所述第四厚度等于所述第二单元绝缘衬层的所述第一厚度。

3.如权利要求1所述的半导体器件，其中所述间隔物和所述外围栅极间隔物每个包括至少两个间隔物层。

4.如权利要求1所述的半导体器件，其中所述最外单元线图案的宽度大于所述单元线图案的宽度。

5.如权利要求1所述的半导体器件，其中所述覆盖绝缘层包括与所述覆盖线图案相同的材料，且所述覆盖绝缘层的底表面的宽度大于所述最外单元线图案的所述顶表面的宽度。

6.如权利要求5所述的半导体器件，其中所述第二单元绝缘衬层高过所述最外单元线图案的所述顶表面沿所述覆盖绝缘层的横向侧壁延伸。

7.如权利要求1所述的半导体器件，还包括：

单元接触柱，连接到在所述单元有源部分中处于所述单元栅电极的一侧的第二源/漏区；以及

数据存储图案，电连接到所述单元接触柱。

8.如权利要求1所述的半导体器件，其中所述第二单元绝缘衬层相对于所述衬底延伸高过所述间隔物，且与所述覆盖绝缘层的侧壁接触。

9.如权利要求1所述的半导体器件，其中所述平坦化的层间绝缘层具有与所述间隔物的顶表面和所述外围栅极间隔物的顶表面处于相同的水平处的顶表面。

10.如权利要求1所述的半导体器件，其中所述覆盖绝缘层相比于所述间隔物的顶部和所述外围栅极间隔物的顶部设置在基本上相同的水平处或更高的水平处。

11.如权利要求1所述的半导体器件，还包括：

互连插塞，电连接到所述单元线图案的端部；以及

互连，连接到所述互连插塞。