[发明专利]半导体器件

说明书

本发明提供了半导体器件。该半导体器件包括：衬底，包括单元区和外围区；单元栅电极，埋入在与单元区的单元有源部分交叉的凹槽中；单元线图案，横跨单元栅电极，单元线图案连接到在单元有源部分中处于单元栅电极的一侧的第一源/漏区；外围栅极图案，横跨外围区的外围有源部分；平坦化的层间绝缘层，在衬底上处于外围栅极图案周围；以及覆盖绝缘层，在平坦化的层间绝缘层和外围栅极图案的顶表面上，覆盖绝缘层包括相对于平坦化的层间绝缘层具有蚀刻选择性的绝缘材料。

本申请是申请日为2013年11月13日题为“半导体器件及其制造方法”的第201310572089.4号发明专利申请的分案申请。

技术领域

示例实施例涉及半导体器件及其制造方法。

背景技术

半导体器件由于其小尺寸、多功能和/或低制造成本而在电子工业中引人关注。半导体器件可以分为存储逻辑数据的半导体存储器件、处理逻辑数据的运算的半导体逻辑器件、以及具有半导体存储器件的功能和半导体逻辑器件的功能两者的芯片上系统(SoC)中的任一个。半导体器件已经随着电子工业的发展而高度地集成。

发明内容

实施例提供具有优良可靠性的半导体器件及其制造方法。

实施例还提供能够简化制造工艺的半导体器件及其制造方法。

在一个方面中，一种半导体器件可以包括：衬底，包括单元区和外围区；单元栅电极，埋入在与单元区的单元有源部分交叉的凹槽中；单元线图案，横跨单元栅电极，单元线图案连接到在单元有源部分中处于单元栅电极的一侧的第一源/漏区；外围栅极图案，横跨外围区的外围有源部分；平坦化的层间绝缘层，设置在衬底上处于外围栅极图案周围；以及覆盖绝缘层，设置在平坦化的层间绝缘层和外围栅极图案的顶表面上，覆盖绝缘层包括相对于平坦化的层间绝缘层具有蚀刻选择性的绝缘材料。

在实施例中，半导体器件还可以包括：覆盖线图案，设置在单元线图案的顶表面上。覆盖线图案的底表面的宽度可以基本上等于单元线图案的顶表面的宽度，覆盖线图案可以由与外围区的覆盖绝缘层相同的材料形成。

在实施例中，覆盖线图案的底表面可以设置在与外围区中的覆盖绝缘层的底表面基本上相同的水平处或设置在比其高的水平处。

在实施例中，平坦化的层间绝缘层可以不覆盖外围栅极图案的顶表面，覆盖绝缘层可以与平坦化的层间绝缘层接触。

在实施例中，半导体器件还可以包括：外围栅极间隔物，设置在外围栅极图案的侧壁和平坦化的层间绝缘层之间；最外单元线图案，设置在衬底上处于单元线图案的一侧，最外单元线图案，包括彼此相对的内侧壁和外侧壁；以及间隔物，设置在最外单元线图案的外侧壁上，间隔物由与外围栅极间隔物相同的材料形成。

在实施例中，平坦化的层间绝缘层可以横向地延伸以邻近于间隔物，覆盖绝缘层可以横向地延伸以覆盖最外单元线图案的顶表面，覆盖绝缘层的延伸部分可以具有与最外单元线图案的内侧壁对准的侧壁。

在实施例中，单元线图案可以包括顺序地堆叠的单元导线和单元硬掩模线，外围栅极图案可以包括顺序地堆叠的外围栅电极和外围硬掩模图案。单元导线可以包括与外围栅电极相同的导电材料，单元硬掩模线可以包括与外围硬掩模图案相同的绝缘材料，单元导线的顶表面可以设置在与外围栅电极的顶表面基本上相同的水平处。

在实施例中，单元导线可以包括：下导电图案，布置在单元线图案的纵向方向上；接触部分，设置在下导电图案之间并连接到第一源/漏区；以及上导电图案，设置在下导电图案和接触部分上并在单元线图案的纵向方向上延伸，外围栅电极可以包括顺序地堆叠的下栅极和上栅极。下导电图案可以由与下栅极相同的材料形成，上导电图案可以由与上栅极相同的材料形成。

在实施例中，半导体器件还可以包括：单元绝缘衬层，设置在单元线图案的在单元线图案的纵向方向上延伸的两个侧壁上。单元绝缘衬层可以不形成在单元线图案的在不同于单元线图案的纵向方向的方向上延伸的端部侧壁上。