[发明专利]半导体器件

说明书

半导体器件包括：在器件区域上的第一沟槽；在第一沟槽中并限定器件区域的有源图案的第一器件隔离层；在界面区域上的第二沟槽；以及在第二沟槽中的第二器件隔离层。第二器件隔离层包括掩埋介电图案、在掩埋介电图案上的介电衬垫图案以及在介电衬垫图案上的第一间隙填充介电图案。掩埋介电图案包括在第二沟槽的底面上的底面区段以及在第二沟槽的侧壁上的侧壁区段。侧壁区段的厚度不同于底面区段的厚度。

相关申请的交叉引用

该非临时申请要求于2018年12月24日在韩国知识产权局提交的韩国专利申请No.10-2018-0168299的优先权，其全部内容通过引用并入本文。

技术领域

本发明构思涉及半导体器件，并且更具体地，涉及包括数据存储元件的半导体器件。

背景技术

半导体器件由于其小尺寸、多功能性和/或低制造成本而在电子行业中具有重要地位。半导体器件中的数据存储器件可存储逻辑数据。随着电子行业的发展，数据存储器件越来越集成。结果，至少部分地包括数据存储器件的组件的尺寸(例如，线宽)继续减小。

另外，随着数据存储器件的集成度增加，同时要求数据存储器件的高可靠性。然而，数据存储器件的集成度增加可能导致数据存储器件的可靠性降低。因此，已进行各种研究以改进数据存储器件的可靠性。

发明内容

本发明构思的一些示例实施例提供了具有改进的阈值电压均匀性的半导体器件。

根据本发明构思的一些示例实施例，一种半导体器件可包括：衬底，其包括器件区域以及与器件区域相邻的界面区域；在器件区域上的第一沟槽；在第一沟槽中的第一器件隔离层，第一器件隔离层限定器件区域的有源图案；在界面区域上的第二沟槽；以及在第二沟槽中的第二器件隔离层。第二隔离层可包括掩埋介电图案、在掩埋介电图案上的介电衬垫图案以及在介电衬垫图案上的第一间隙填充介电图案。掩埋介电图案可包括在第二沟槽的底面上的底面区段以及在第二沟槽的侧壁上的侧壁区段。侧壁区段的厚度可不同于底面区段的厚度。

根据本发明构思的一些示例实施例，一种半导体器件可包括：在衬底上的第一沟槽，该第一沟槽在第一方向上延伸；在第一沟槽的侧壁和底面上的掩埋介电图案；在掩埋介电图案上的介电衬垫图案；在介电衬垫图案上并填充第一沟槽的第一间隙填充介电图案；以及在与第一方向交叉的第二方向上延伸的多个第二沟槽，第二沟槽比第一沟槽浅。掩埋介电图案可包括在第一沟槽的底面上的底面区段以及在第一沟槽的侧壁上的侧壁区段，侧壁区段的厚度不同于底面区段的厚度。

根据本发明构思的一些示例实施例，一种半导体器件可包括：衬底，其包括第一器件区域和第二器件区域以及在第一器件区域和第二器件区域之间的界面区域；第一沟槽和第二沟槽，其在第一器件区域和第二器件区域上限定第一有源图案和第二有源图案中的分离的相应有源图案；在界面区域上的第三沟槽；在第一沟槽、第二沟槽和第三沟槽中的分离的相应沟槽中的第一器件隔离层、第二器件隔离层和第三器件隔离层；以及横跨第一有源图案和第二有源图案延伸的多个第四沟槽。第三器件隔离层可包括掩埋介电图案、在掩埋介电图案上的介电衬垫图案以及在介电衬垫图案上并填充第三沟槽的第一间隙填充介电图案。掩埋介电图案可包括在第三沟槽的底面上的底面区段以及在第三沟槽的侧壁上的侧壁区段，侧壁区段的厚度大于底面区段的厚度。

附图说明

图1例示了示出根据本发明构思的一些示例实施例的半导体器件的示例的平面图。

图2A、图2B和图2C例示了根据本发明构思的一些示例实施例的分别沿图1的线A-A’、线B-B’和线C-C’截取的剖视图。

图3、图5、图7、图9和图11例示了示出根据本发明构思的一些示例实施例的图1所示的半导体器件的制造方法的平面图。