[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

衬底，其包括器件区域以及与所述器件区域相邻的界面区域；

第一沟槽，其在所述器件区域上；

第一器件隔离层，其在所述第一沟槽中，所述第一器件隔离层限定所述器件区域的有源图案；

第二沟槽，其在所述界面区域上；以及

第二器件隔离层，其在所述第二沟槽中，

其中，所述第二器件隔离层包括：

掩埋介电图案，

介电衬垫图案，其在所述掩埋介电图案上，以及

第一间隙填充介电图案，其在所述介电衬垫图案上，

其中，所述掩埋介电图案包括：

底面区段，其在所述第二沟槽的底面上，以及

侧壁区段，其在所述第二沟槽的侧壁上，所述侧壁区段的厚度不同于所述底面区段的厚度。

2.根据权利要求1所述的半导体器件，其中，所述侧壁区段的厚度大于所述底面区段的厚度。

3.根据权利要求2所述的半导体器件，还包括：

多个第三沟槽，所述多个第三沟槽中的每个第三沟槽横跨所述第一沟槽和所述第二沟槽延伸，

其中，所述侧壁区段包括在所述介电衬垫图案的底表面与所述第三沟槽的底面之间的下部，所述下部的厚度大于所述底面区段的厚度。

4.根据权利要求3所述的半导体器件，其中，所述下部的厚度是所述底面区段的厚度的1.2倍。

5.根据权利要求3所述的半导体器件，其中，所述侧壁区段还包括在所述第三沟槽之间的在所述下部上的上部，所述下部的厚度大于所述上部的厚度。

6.根据权利要求5所述的半导体器件，其中，所述上部的厚度大于所述底面区段的厚度。

7.根据权利要求5所述的半导体器件，其中，所述上部的厚度是所述底面区段的厚度的1.1倍。

8.根据权利要求5所述的半导体器件，其中

所述侧壁区段还包括在所述下部和所述上部之间的中部，并且

所述中部的厚度大于所述上部的厚度并且小于所述下部的厚度。

9.根据权利要求5所述的半导体器件，还包括：

多条字线，其在所述多个第三沟槽中的分离的相应第三沟槽中；以及

多个第二间隙填充介电图案，其在所述多条字线中的分离的相应字线上，

其中，所述上部在所述多个第二间隙填充介电图案中的相邻第二间隙填充介电图案之间。

10.根据权利要求1所述的半导体器件，其中

所述掩埋介电图案和所述第一间隙填充介电图案各自包括氧化硅，并且

所述掩埋介电图案的密度大于所述第一间隙填充介电图案的密度。

11.一种半导体器件，包括：

第一沟槽，其在衬底上，所述第一沟槽在第一方向上延伸；

掩埋介电图案，其在所述第一沟槽的侧壁和底面上；

介电衬垫图案，其在所述掩埋介电图案上；

第一间隙填充介电图案，其在所述介电衬垫图案上并填充所述第一沟槽；以及

多个第二沟槽，其在与所述第一方向交叉的第二方向上延伸，所述第二沟槽比所述第一沟槽浅，

其中，所述掩埋介电图案包括：

底面区段，其在所述第一沟槽的所述底面上，以及

侧壁区段，其在所述第一沟槽的所述侧壁上，所述侧壁区段的厚度不同于所述底面区段的厚度。

12.根据权利要求11所述的半导体器件，其中，所述侧壁区段包括在所述介电衬垫图案的底表面与所述多个第二沟槽中的一个第二沟槽的底面之间的在所述第一沟槽的所述侧壁上的下部，所述下部的厚度大于所述底面区段的厚度。

13.根据权利要求12所述的半导体器件，其中，所述侧壁区段还包括在所述下部上的上部，所述下部的厚度大于所述上部的厚度。