[发明专利]实现消除失调功能的采样保持电路结构

说明书

本发明涉及一种实现消除失调功能的采样保持电路结构，包括运算放大器、第一CMOS传输门模块和失调消除模块，所述的运算放大器的正输入端接输入信号，输出端与第一CMOS传输门模块相连，且运算放大器的负输入端与输出端相连作为单位增益缓冲器，所述的失调消除模块的两端分别与所述的运算放大器的正输入端和CMOS传输门模块的输出端相连接，所述的失调消除模块用于消除运算放大器引入的失调电压的影响。采用本发明的实现消除失调功能的采样保持电路结构，消除了运算放大器的失调电压误差，减小了运算放大器设计的难度，同时降低了成本。本发明采用大尺寸的MP1和MN1以及最小尺寸的MP2和MN2，在满足快的采样速度的同时，也保证了整个模数转换器的精度。

技术领域

本发明涉及集成电路领域，尤其涉及采样保持电路领域，具体是指一种实现消除失调功能的采样保持电路结构。

背景技术

现有技术的电路结构如图1所示，输入信号Vin接到运算放大器AMP1的正输入端，AMP1接成单位增益缓冲器形式，AMP1的输出端通过由PMOS管P1和NMOS管N1构成的CMOS传输门接到采样电容Cs上，CK1和CK2分别控制N1和P1的栅极，CK1与CK2为反相关系，CK1通过反相器I1产生CK2。

由于运算放大器AMP1存在失调电压，因此AMP1的输出端电压为Vin-Vos1，其中Vos1即为AMP1的失调电压，该电压值取决于运放的增益以及在工艺制造过程中器件的匹配性情况。在t1时刻，P1和N1均导通，采样阶段开始，输入信号通过AMP1对采样电容Cs充电，在t2时刻，Vout电压与AMP1输出电压值相同即Vin-Vos1，AMP1停止对Cs电容充电，在t3时刻，P1和N1均断开，采样结束，保持阶段开始，Cs上的电压被保持为电压Vh，Vh电压与Vin-Vos之间的差值v0即为沟道电荷注入和时钟馈通效应引入的误差，这误差值与P1和N1的尺寸相关，尺寸越大，误差越大，而通常希望快的采样速度，均会选择较大尺寸的P1和N1管，这将导致误差v0较大。

由于上述技术中，最终的采样电压值Vh与输入信号Vin之间的误差主要来源于两个：运算放大器AMP1的失调电压Vos1和CMOS开关导致的沟道电荷注入和时钟馈通效应引入的误差v0。其中Vos1与运算放大器AMP1的增益相关，增益越大，Vos1越小，但是AMP1的结构会设计的越复杂，成本也越大，同时由于Vos1还与工艺制造过程中器件的匹配性情况相关，所以Vos1是一个很难以控制的随机量。沟道电荷注入和时钟馈通效应引入的误差v0与CMOS开关的尺寸相关，而通常希望快的采样速度，均会选择较大尺寸的P1和N1管，这将导致v0较大。以上缺点将直接导致整个模数转换器的精度下降。

发明内容

本发明的目的是克服上述现有技术的缺点，并提供了一种满足精度高、误差小、适用范围广泛的实现消除失调功能的采样保持电路结构。

为了实现上述目的，本发明的实现消除失调功能的采样保持电路结构如下：

该实现消除失调功能的采样保持电路结构，其主要特点是，所述的电路结构包括运算放大器、第一CMOS传输门模块和失调消除模块，所述的运算放大器的正输入端接输入信号，输出端与第一CMOS传输门模块相连，且运算放大器的负输入端与输出端相连作为单位增益缓冲器，所述的失调消除模块的两端分别与所述的运算放大器的正输入端和CMOS传输门模块的输出端相连接，所述的失调消除模块用于消除运算放大器引入的失调电压的影响。

较佳地，所述的失调消除模块包括脉冲产生单元和第一反相器，所述的脉冲产生模块的输出端与第一反相器的输入端相连接；所述的失调消除模块还包括第二CMOS传输门单元，所述的第二CMOS传输门单元分别与输入信号端和输出信号端相连接。

较佳地，所述的第二CMOS传输门单元由第二PMOS管和第二NMOS管构成，所述的脉冲产生单元的输出信号和第一反相器的输出信号分别控制第二PMOS管的栅极和第二NMOS管的栅极。