[发明专利]标准单元库的测试方法

权利要求书

1.一种标准单元库的测试方法，其特征在于，包括：

提供标准单元库，所述标准单元库包括组合逻辑单元和时序逻辑单元；

对所述组合逻辑单元和所述时序逻辑单元输入测试信号，以得到组合逻辑单元输出信号和时序逻辑单元输出信号，其中，所述测试信号包括信号A₁～A_n+x+y,对所述组合逻辑单元输入所述信号A₁～A_n，对所述时序逻辑单元输入所述信号A₁～A₅和A_n+1～A_n+x+y，A表示为信号，n表示为所述信号的序号，n＞5，x＞1，y＞1；

分别选取所述组合逻辑单元输出信号和所述时序逻辑单元输出信号中的数据；

将选取的所述组合逻辑单元输出信号中的数据与一组合逻辑测试数据比较，以及将选取的所述时序逻辑单元输出信号中的数据与一时序逻辑测试数据比较，以测试所述组合逻辑单元和所述时序逻辑单元的功能是否正常；

其中，所述组合逻辑测试数据通过测试所述组合逻辑单元的电压信号得到；所述时序逻辑测试数据通过测试所述时序逻辑单元的电压信号得到。

2.如权利要求1所述的标准单元库的测试方法，其特征在于，所述测试信号为周期性信号，且所述测试信号的占空比为1/2。

3.如权利要求1所述的标准单元库的测试方法，其特征在于，选取组合逻辑单元输出信号和时序逻辑单元输出信号中的数据的方法包括：选取1/8t至2ⁿ⁺³t的时间段内，每间隔1/4t的测试信号所对应的所述组合逻辑单元输出信号和所述时序逻辑单元输出信号中的数据；其中，n＞1，t表示为所述测试信号的周期。

4.如权利要求1所述的标准单元库的测试方法，其特征在于，所述组合逻辑单元包括组合逻辑输入端口，测试所述组合逻辑单元功能是否正常的方法包括：

通过所述组合逻辑输入端口对所述组合逻辑单元输入所述信号A₁～A_n，以得到所述组合逻辑单元输出信号；

若选取的所述组合逻辑单元输出信号中的数据与所述组合逻辑测试数据相同，则判断所述组合逻辑单元的功能正常。

5.如权利要求1所述的标准单元库的测试方法，其特征在于，所述时序逻辑单元包括触发器端、高电平锁存器端、低电平锁存器端、高电平门控时钟端和低电平门控时钟端；其中，所述触发器端、所述高电平锁存器端、所述低电平锁存器端、所述高电平门控时钟端和所述低电平门控时钟端均包括多个端口，通过所述多个端口对所述时序逻辑单元输入所述信号A₁～A₅和A_n+1～A_n+x+y，以得到所述时序逻辑单元输出信号。

6.如权利要求5所述的标准单元库的测试方法，其特征在于，所述触发器端包括第一时钟信号端口、触发功能信号端口、时序数据信号端口和扫描信号端口；

所述高电平锁存器端包括第一锁存信号端口和第一数据信号端口；

所述低电平锁存器端包括第二锁存信号端口和第二数据信号端口；

所述高电平门控时钟端包括第一时钟信号端口、第一门控使能信号端口和第二门控使能信号端口；

所述低电平门控时钟端包括第二时钟信号端口、第三门控使能信号端口和第四门控使能信号端口。

7.如权利要求6所述的标准单元库的测试方法，其特征在于，所述触发功能信号端口包括第一触发功能信号端口、第二触发功能信号端口、第三触发功能信号端口和第四触发功能信号端口。

8.如权利要求5所述的标准单元库的测试方法，其特征在于，所述时序逻辑单元输出信号包括触发器端输出信号、高电平锁存器端输出信号、低电平锁存器端输出信号、高电平门控时钟端输出信号和低电平门控时钟端输出信号。