[发明专利]半导体器件

说明书

一种半导体器件包括核心输出驱动器，焊盘输入驱动器和算术结果数据生成电路。当执行算术操作时，核心输出驱动器将从核心区域输出的第一数据传输到全局输入/输出(I/O)线。当执行算术操作时，焊盘输入驱动器将通过焊盘区域输入的第二数据传输到全局I/O线。算术结果数据生成电路通过全局I/O线顺序地接收第一数据和第二数据，来生成核心数据和焊盘数据。算术结果数据生成电路还基于核心数据和焊盘数据执行用在神经网络中的算术操作以生成算术数据。

相关申请的交叉引用

本申请要求2019年7月24日向韩国知识产权局提交的申请号为10-2019-0089879的韩国申请的优先权，其通过引用整体合并于此。

技术领域

本公开的实施例涉及提供神经网络的半导体器件。

背景技术

在神经网络中，被数学建模为类似于人脑的神经元相互连接以形成网络。近来，神经网络技术已经得到了快速发展。因此，大量的工作集中于在各种电子设备中使用神经网络技术分析输入数据并提取有用的信息。

发明内容

根据一个实施例，半导体器件包括核心输出驱动器、焊盘输入驱动器和算术结果数据生成电路。核心输出驱动器被配置为：当执行算术操作时，将从核心区域输出的第一数据传输到全局输入/输出(I/O)线。焊盘输入驱动器被配置为：当执行算术操作时将通过焊盘区域输入的第二数据传输到全局I/O线。算术结果数据生成电路被配置为：通过全局I/O线顺序地接收第一数据和第二数据来分别生成核心数据和焊盘数据，另外，算术结果数据生成电路被配置为基于核心数据和焊盘数据来执行在神经网络中使用的算术操作以生成算术数据。

根据另一个实施例，一种半导体器件包括第一核心输出驱动器、第二核心输出驱动器、焊盘输入驱动器和算术结果数据生成电路。第一核心输出驱动器被配置为：当执行算术操作时将从第一核心区域输出的第一数据传输到第一全局输入/输出(I/O)线。第二核心输出驱动器被配置为：当执行算术操作时将从第二核心区域输出的第二数据传输到第二全局I/O线。焊盘输入驱动器被配置为：在执行算术操作时将通过焊盘区域输入的第三数据传输到第一全局I/O线和第二全局I/O线。算术结果数据生成电路被配置为通过第一全局I/O线和第二全局I/O线来接收第一数据和第二数据，以生成核心数据；被配置为通过第一全局I/O线和第二全局I/O线来接收第三数据，以生成焊盘数据；并且被配置为基于核心数据和焊盘数据来执行在神经网络中使用的算术操作以生成算术数据。

根据又一个实施例，一种半导体系统包括命令解码器和神经网络电路。命令解码器被配置为：当执行算术操作时生成核心输出脉冲、第一锁存器控制脉冲、焊盘输入脉冲、第二锁存器控制脉冲和第三锁存器控制脉冲。神经网络电路被配置为：当核心输出脉冲被创建时，将储存在核心区域中的第一数据传输到全局输入/输出(I/O)线；被配置为：当第一锁存器控制脉冲被创建时，锁存传输到全局I/O的第一数据，来生成核心数据；被配置为：当焊盘输入脉冲被创建时，将通过焊盘区域输入的第二数据传输到全局I/O线；并且被配置为：当第二锁存器控制脉冲被创建时，锁存传输到全局I/O线的第二数据，来生成焊盘数据。

根据又一个实施例，一种半导体系统包括命令解码器和神经网络电路。命令解码器被配置为：当执行算术操作时生成选择信号、核心输出脉冲、第一锁存器控制脉冲、焊盘输入脉冲、第二锁存器控制脉冲和第三锁存器控制脉冲。神经网络电路被配置为：当核心输出脉冲被创建时，将储存在第一核心区域中的第一数据传输到第一全局输入/输出(I/O)线、或将储存在第二核心区域中的第二数据传输到第二全局I/O线；被配置为：当第一锁存器控制脉冲被创建时，锁存传输到第一全局I/O线的第一数据来生成核心数据、或锁存传输到第二全局I/O线的第二数据来生成核心数据；被配置为：当焊盘输入脉冲被创建时，将通过焊盘区域输入的第三数据传输到第一全局I/O线和第二全局I/O线；并且被配置为：当第二锁存器控制脉冲被创建时，锁存传输到第一全局I/O线和第二全局I/O线的第三数据，来生成焊盘数据。

附图说明