[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括:

核心输出驱动器，被配置为：当执行算术操作时，将从核心区域输出的第一数据传输到全局输入/输出I/O线；

焊盘输入驱动器，被配置为：当执行算术操作时，将通过焊盘区域输入的第二数据传输到全局I/O线；以及

算术结果数据生成电路，被配置为通过全局I/O线顺序地接收所述第一数据和所述第二数据来分别生成核心数据和焊盘数据，以及被配置为基于核心数据和焊盘数据来执行在神经网络中使用的算术操作以生成算术数据。

2.根据权利要求1所述的半导体器件，其中，所述第一数据被设置为具有在所述神经网络中使用的加权值，所述第二数据被设置为具有在所述神经网络中使用的特征值。

3.根据权利要求1所述的半导体器件，其中，所述第一数据被设置为具有在所述神经网络中使用的特征值，所述第二数据被设置为具有在所述神经网络中使用的加权值。

4.根据权利要求1所述的半导体器件，

其中，当核心输出脉冲被创建时，所述核心输出驱动器将所述第一数据传输到所述全局I/O线，

其中，当焊盘输入脉冲被创建时，所述焊盘输入驱动器将所述第二数据传输到所述全局I/O线，以及

其中，所述焊盘输入脉冲在所述核心输出脉冲被创建之后被创建。

5.根据权利要求1所述的半导体器件，其中，所述算术结果数据生成电路被配置为：当第一锁存器控制脉冲被创建时，锁存传输到所述全局I/O线的所述第一数据，来生成所述核心数据；以及被配置为：当第二锁存器控制脉冲被创建时，锁存传输到全局I/O线的所述第二数据，来生成所述焊盘数据。

6.根据权利要求5所述的半导体器件，

其中，所述第一锁存器控制脉冲是基于核心输出脉冲而创建的；以及

其中，所述第二锁存器控制脉冲是基于焊盘输入脉冲而创建的。

7.根据权利要求1所述的半导体器件，

其中，当焊盘输入脉冲被创建时，所述焊盘输入驱动器将所述第二数据传输到所述全局I/O线，

其中，当核心输出脉冲被创建时，所述核心输出驱动器将所述第一数据输出到所述全局I/O线，以及

其中，所述核心输出脉冲在所述焊盘输入脉冲被创建之后被创建。

8.根据权利要求1所述的半导体器件，其中，所述算术结果数据生成电路基于第三锁存器控制脉冲来锁存所述算术数据，以输出锁存的算术数据作为算术结果数据。

9.根据权利要求8所述的半导体器件，还包括算术结果输出驱动器，所述算术结果输出驱动器被配置为：当执行算术读取操作时将所述算术结果数据传输到所述全局I/O线。

10.根据权利要求9所述的半导体器件，还包括焊盘输出驱动器，所述焊盘输出驱动器被配置为：当执行所述算术读取操作时将加载在所述全局I/O线上的数据传输到所述焊盘区域。

11.一种半导体器件，包括：

第一核心输出驱动器，被配置为：当执行算术操作时将从第一核心区域输出的第一数据传输到第一全局输入/输出I/O线；

第二核心输出驱动器，被配置为：当执行算术操作时将从第二核心区域输出的第二数据传输到第二全局I/O线；

焊盘输入驱动器，被配置为：当执行算术操作时将通过焊盘区域输入的第三数据传输到第一全局I/O线和所述第二全局I/O线；以及

算术结果数据生成电路，被配置为通过所述第一全局I/O线和所述第二全局I/O线来接收所述第一数据和所述第二数据以生成核心数据，被配置为通过所述第一全局I/O线和所述第二全局I/O线来接收所述第三数据线来生成焊盘数据，以及被配置为基于所述核心数据和所述焊盘数据来执行在神经网络中使用的算术操作以生成算术数据。