[发明专利]涉及使用牺牲材料形成电容器柱的方法、设备及系统

说明书

本发明描述与使用牺牲材料形成电容器柱相关的方法、设备及系统。一种实例方法包含图案化半导体衬底的表面以具有：所述衬底上方的第一硅酸盐材料；所述第一硅酸盐材料上方的第一氮化物材料；所述第一氮化物材料上方的牺牲材料；所述牺牲材料上方的第二硅酸盐材料；及所述第二硅酸盐材料上方的第二氮化物材料。所述方法进一步包含在穿过所述第一硅酸盐材料、所述第一氮化物材料、所述牺牲材料、所述第二硅酸盐材料及所述第二氮化物材料的开口中形成电容器材料柱。所述方法进一步包含移除所述牺牲材料。

技术领域

本发明大体上涉及半导体装置及方法，且更特定来说，涉及使用牺牲材料形成柱。

背景技术

存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)、铁电随机存取存储器(FeRAM)、磁性随机存取存储器(MRAM)、电阻性随机存取存储器(ReRAM)及快闪存储器等等。一些类型的存储器装置可为非易失性存储器(例如，ReRAM)且可用于需要高存储器密度、高可靠性及低电力消耗的广泛电子应用。与在缺乏电力的情况下保持其存储状态的非易失性存储器单元(例如，快闪存储器单元)相比，易失性存储器单元(例如，DRAM单元)需要电力来保持其存储数据状态(例如，经由刷新过程)。然而，各种易失性存储器单元(例如DRAM单元)可比各种非易失性存储器单元(例如快闪存储器单元)更快地操作(例如，编程、读取、擦除等)。

发明内容

附图说明

图1到7说明根据本发明的数个实例的用于使用牺牲材料形成多个电容器支柱的半导体制造序列的不同实例中的存储器装置的部分的横截面视图。

图8说明根据本发明的一或多个实例的包含至少一个存储器系统的计算系统的功能框图。

图9说明根据本发明的数个实例的包含支柱及相邻沟槽的存储器装置的半导体结构的实例的部分的横截面视图。

具体实施方式

存储器装置上的各种类型的半导体结构(例如，包含易失性或非易失性存储器单元的存储器装置)可包含可经形成到半导体材料中以在其上产生用于后续半导体处理步骤的开口的直线沟槽及/或圆形、正方形、长方形等空腔。各种材料可使用化学气相沉积(CVD)、等离子体沉积等来沉积且使用光刻技术来图案化，使用气相、湿及/或干蚀刻工艺来掺杂及蚀刻以在衬底上形成半导体结构。此类开口可含有或相关联于促成存储器装置上的数据存取、存储及/或处理或促成存储器装置上的各种支撑结构的各种材料。作为实例，电容器材料可经沉积到这些开口中以提供数据存取、存储及/或处理。

为了增加存储器装置的单元的电容，可通过增加开口内的电容器材料柱的高度来增加形成到柱中的半导体衬底的表面积。然而，由于可能的间隙裕度及较小间距，增加电容器柱的高度会增加电容器柱弯曲及晃动的风险，从而引起可能的短路。

为了缓解这个问题，下文进一步描述使用牺牲材料形成电容器柱的方法。作为实例，电容器可包含中间晶格部分及顶部晶格部分，其中在中间晶格部分与顶部晶格部分之间包含氧化物(TEOS及BPSG)。这个双晶格结构可在中间晶格处包含一定量的凹入材料(例如，氮化物或氧化物的牺牲材料)。将牺牲材料定位在晶格结构内以允许选择性地调谐电容器轮廓且减小针对干蚀刻暴露的电容器的高度。

本发明包含与使用牺牲材料形成电容器柱相关的方法、设备及系统。本文中所描述的方法的实例包含在衬底材料上选择性地图案化支柱。支柱包含数个硅酸盐材料层、数个氮化物材料层、及支柱内的牺牲材料。实例方法进一步包含在穿过支柱的开口中形成电容器柱及移除牺牲材料。