[发明专利]半导体器件

说明书

本发明公开一种半导体器件，包括预移位电路和移位电路。预移位电路将内部写入信号移位预移位时段以生成预写入信号。移位电路将预写入信号移位一移位时段，以生成用于生成列选择信号的移位写入信号。列选择信号被激活以选择数据输入或输出所通过的列路径。预移位时段设置为与时钟信号的周期的“L”倍相对应的时段，其中“L”是等于或大于2的自然数。

相关申请的交叉引用

本申请要求2019年9月6日提交的申请号为10-2019-0111074的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本公开的实施例涉及一种具有写入潜伏时间的半导体器件。

背景技术

诸如动态随机存取存储器(DRAM)器件的半导体器件可以执行具有写入潜伏时间的写入操作。写入潜伏时间对应于写入命令施加到半导体器件的时刻与数据输入到半导体器件的存储单元的时刻之间的延迟时间。写入潜伏时间可以表示为时钟信号的周期数。例如，写入潜伏时间为“1”是指从写入命令施加到半导体器件的时刻起经过时钟信号的一个周期之后数据输入到半导体器件的存储单元。写入潜伏时间为“3”是指从写入命令施加到半导体器件的时刻起经过时钟信号的三个周期之后数据输入到半导体器件的存储单元。

发明内容

根据一个实施例，一种半导体器件包括预移位电路和移位电路。预移位电路被配置为将内部写入信号移位预移位时段以生成预写入信号。所述移位电路被配置为将所述预写入信号移位一移位时段，以生成用于生成列选择信号的移位写入信号。所述列选择信号被激活以选择数据输入或输出所通过的列路径。所述预移位时段设置为与时钟信号的周期的“L”倍相对应的时段，其中“L”是等于或大于2的自然数。

根据另一个实施例，一种半导体器件包括内部写入信号生成电路、预移位电路和移位电路。所述内部写入信号生成电路被配置为：基于输入模式信号和奇数模式信号，从第一内部芯片选择信号和第一内部控制信号生成第一内部写入信号，并从第二内部芯片选择信号和第二内部控制信号生成第二内部写入信号。所述预移位电路被配置为将所述第一内部写入信号和所述第二内部写入信号移位预移位时段，以生成第一预写入信号和第二预写入信号。所述移位电路被配置为将所述第一预写入信号和所述第二预写入信号移位一移位时段，以生成用于生成列选择信号的第一移位写入信号和第二移位写入信号。

附图说明

图1是图示根据本公开的实施例的半导体器件的配置的框图。

图2是图示图1的半导体器件中包括的内部写入信号生成电路的配置的框图。

图3是图示图2的内部写入信号生成电路中包括的第一模式写入信号生成电路的电路图。

图4是图示图2的内部写入信号生成电路中包括的第二模式写入信号生成电路的电路图。

图5是图示图2的内部写入信号生成电路中包括的内部写入信号输出电路的配置的框图。

图6是图示图5的内部写入信号输出电路中包括的选择控制信号生成电路的电路图。

图7是图示图6所示的选择控制信号生成电路的操作的表。

图8是图示图5的内部写入信号输出电路中包括的选择/输出电路的电路图。

图9是图示图1的半导体器件中包括的移位控制电路的操作的表。

图10是图示图1的半导体器件中包括的预移位电路的配置的框图。

图11是图示图10的预移位电路中包括的第一预移位电路的电路图。

图12是图示图1的半导体器件中包括的移位电路的配置的框图。

图13是图示图12的移位电路中包括的第一移位电路的电路图。