[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

预移位电路，其被配置为将内部写入信号移位预移位时段以生成预写入信号；以及

移位电路，其被配置为将所述预写入信号移位一移位时段以生成移位写入信号，所述移位写入信号用于生成列选择信号，

其中，所述列选择信号被激活以选择数据被输入或输出所通过的列路径，

其中，所述预移位时段设置为与时钟信号的周期的“L”倍相对应的时段，以及

其中，所述“L”是等于或大于2的自然数。

2.根据权利要求1所述的半导体器件，还包括内部写入信号生成电路，其被配置为基于输入模式信号和奇数模式信号而从内部芯片选择信号和内部控制信号生成所述内部写入信号。

3.根据权利要求2所述的半导体器件，

其中，当在与所述时钟信号的周期的“M”倍相对应的时段期间通过控制信号输入命令和地址时，所述输入模式信号具有第一逻辑电平；

其中，当在与所述时钟信号的周期的“N”倍相对应的时段期间通过所述控制信号输入命令和地址时，所述输入模式信号具有第二逻辑电平；以及

其中，“M”和“N”设置为不同的自然数。

4.根据权利要求2所述的半导体器件，

其中，当写入潜伏时间设置为偶数时，所述奇数模式信号具有第一逻辑电平；以及

其中，当所述写入潜伏时间设置为奇数时，所述奇数模式信号具有第二逻辑电平。

5.根据权利要求2所述的半导体器件，其中，所述内部写入信号生成电路包括：

解码信号生成电路，其被配置为基于所述内部芯片选择信号对所述内部控制信号进行解码以生成解码信号；以及

模式写入信号生成电路，其被配置为基于所述输入模式信号从所述解码信号生成模式写入信号。

6.根据权利要求5所述的半导体器件，

其中，所述模式写入信号包括第一模式写入信号和第二模式写入信号；

其中，所述内部写入信号包括第一内部写入信号和第二内部写入信号；以及

其中，所述内部写入信号生成电路还包括内部写入信号输出电路，其被配置为基于所述输入模式信号和所述奇数模式信号而从所述第一模式写入信号和所述第二模式写入信号生成所述第一内部写入信号和所述第二内部写入信号。

7.根据权利要求6所述的半导体器件，其中，所述内部写入信号输出电路包括：

选择控制信号生成电路，其被配置为根据所述输入模式信号和所述奇数模式信号的逻辑电平组合来生成选择控制信号；以及

选择/输出电路，其被配置为：

基于所述选择控制信号，输出所述第一模式写入信号作为所述第一内部写入信号，并且输出所述第二模式写入信号作为所述第二内部写入信号；或者

基于所述选择控制信号，输出所述第一模式写入信号作为所述第二内部写入信号，并且输出所述第二模式写入信号作为所述第一内部写入信号。

8.根据权利要求1所述的半导体器件，还包括移位控制电路，其被配置为生成用于设置所述预移位时段和所述移位时段的移位控制信号和锁存选择信号。

9.根据权利要求8所述的半导体器件，

其中，所述移位控制信号被配置为：

通过将补偿潜伏时间除以“k”来生成商和余数，其中，所述补偿潜伏时间由潜伏时间码和偏移码来设置；以及

生成具有与所述商相对应的逻辑电平组合的所述移位控制信号，和具有与所述余数相对应的逻辑电平组合的所述锁存选择信号；以及

其中，“k”是等于或大于2的自然数。

10.根据权利要求9所述的半导体器件，

其中，所述潜伏时间码具有与所述写入潜伏时间相对应的逻辑电平组合；以及

其中，所述偏移码通过写入均衡操作而设置为具有与用于补偿所述写入潜伏时间的补偿值相对应的逻辑电平组合。