[发明专利]基于FPGA的eMMC初始化、控制方法、装置及终端

说明书

本发明公开了一种基于FPGA的eMMC初始化、控制方法、装置及终端，所述基于FPGA的eMMC控制装置包括第三接收模块和第三发送模块，接收CPU发送的包括目标指令对象eMMC的身份识别信息的目标指令，并将该目标指令并行分别发送给各个已完成初始化的目标eMMC。本发明还公开了一种基于FPGA的eMMC初始化、控制方法、装置及终端，解决了相关技术中对于CPU主机桥接多个eMMC芯片，对PCB走线压力大，接口处理不够灵活，CPU读写多个eMMC速度受限的问题。通过基于FPGA的eMMC控制装置来实现多片eMMC并联桥接到CPU，将CPU的目标指令并行发送给包括目标指令对象eMMC在内的各个eMMC，使得CPU读写多个eMMC不再受PCB走线的限制，提升了CPU读写多个eMMC的速度，接口处理更加灵活。

技术领域

本发明涉及存储器接口处理领域，特别是涉及基于FPGA的eMMC初始化、控制方法、装置及终端。

背景技术

随着通信、存储等领域对信号传输灵活的要求，当前CPU作为主机对接多片eMMC(embed Multi Media Card，嵌入式多媒体卡)的实现方法，难以满足灵活处理接口的要求。由于eMMC芯片数据的读取需要根据eMMC协议进行初始化、数据收发控制等，CPU主机桥接多个eMMC芯片，接口处理不够灵活，对PCB走线延时要求很高，eMMC数量越多，PCB走线压力越大，从而导致CPU读写多个eMMC速度受限。

发明内容

本发明要解决的技术问题是提供一种基于FPGA的eMMC初始化、控制方法、装置及终端，用以解决相关技术中对于CPU主机桥接多个eMMC芯片，对PCB走线压力大，接口处理不够灵活，CPU读写多个eMMC速度受限的问题。

为解决上述技术问题，本发明提供一种基于FPGA的eMMC控制装置，所述基于FPGA的eMMC控制装置并行桥接至少两片已完成初始化的目标eMMC，所述基于FPGA的eMMC控制装置包括：

第三接收模块，用于接收CPU发送的目标指令，所述目标指令包括目标指令对象eMMC的身份识别信息，所述目标指令对象eMMC为所述已完成初始化的目标eMMC中的一片目标eMMC；

第三发送模块，用于将所述目标指令并行发送给各所述已完成初始化的目标eMMC。

可选地，所述基于FPGA的eMMC控制装置还包括第二判断模块；

所述第二判断模块用于判断针对所述目标指令所述目标指令对象eMMC

是否需要发送响应目标指令；

和/或，

用于判断所述目标指令是否合法。

可选地，所述基于FPGA的eMMC控制装置还包括第四接收模块和第四发送模块；

所述第四接收模块用于若所述第二判断模块判断针对所述目标指令所述

目标指令对象eMMC需要发送响应目标指令，接收所述目标指令对象eMMC发送的响应目标指令；

所述第四发送模块用于将所述响应目标指令发送给所述CPU。

可选地，所述基于FPGA的eMMC控制装置还包括数据处理模块，所述目标指令包括数据传输指令；

所述数据处理模块用于接收CPU发送的数据传输指令之后，将所述数据

传输指令发送给所述目标指令对象eMMC之前，对所述数据传输指令中的数据进行第一处理操作。

可选地，所述数据处理模块还用于，在接收所述目标指令对象eMMC发送的响应

目标指令之后，将所述响应目标指令发送给所述CPU之前，对所述响应目标指令中的数据进行第二处理操作。