[发明专利]基于FPGA的eMMC初始化、控制方法、装置及终端

权利要求书

1.一种基于FPGA的eMMC控制装置，其特征在于，所述基于FPGA的eMMC控制装置并行桥接至少两片已完成初始化的目标eMMC，所述基于FPGA的eMMC控制装置包括：

第三接收模块，用于接收CPU发送的目标指令，所述目标指令包括目标指令对象eMMC的身份识别信息，所述目标指令对象eMMC为所述已完成初始化的目标eMMC中的一片目标eMMC；

第三发送模块，用于将所述目标指令并行发送给各所述已完成初始化的目标eMMC。

2.如权利要求4所述的基于FPGA的eMMC控制装置，其特征在于，所述基于FPGA的eMMC控制装置还包括第二判断模块；

所述第二判断模块用于判断针对所述目标指令所述目标指令对象eMMC是否需要发送响应目标指令；

和/或，

用于判断所述目标指令是否合法。

3.如权利要求5所述的基于FPGA的eMMC控制装置，其特征在于，所述基于FPGA的eMMC控制装置还包括第四接收模块和第四发送模块；

所述第四接收模块用于若所述第二判断模块判断针对所述目标指令所述目标指令对象eMMC需要发送响应目标指令，接收所述目标指令对象eMMC发送的响应目标指令；

所述第四发送模块用于将所述响应目标指令发送给所述CPU。

4.如权利要求6所述的基于FPGA的eMMC控制装置，其特征在于，所述基于FPGA的eMMC控制装置还包括数据处理模块，所述目标指令包括数据传输指令；

所述数据处理模块用于接收CPU发送的数据传输指令之后，将所述数据传输指令发送给所述目标指令对象eMMC之前，对所述数据传输指令中的数据进行第一处理操作。

5.如权利要求7所述的基于FPGA的eMMC控制装置，其特征在于，

所述数据处理模块还用于，在接收所述目标指令对象eMMC发送的响应目标指令之后，将所述响应目标指令发送给所述CPU之前，对所述响应目标指令中的数据进行第二处理操作。

6.如权利要求6所述的基于FPGA的eMMC控制装置，其特征在于，所述基于FPGA的eMMC控制装置还包括以下至少之一：校验模块、时序控制模块；

所述校验模块用于以下至少之一：判断所述第三接收模块接收的所述目标指令是否合法、判断所述第四接收模块接收的所述响应目标指令是否合法；

所述时序控制模块用于以下至少之一：控制所述第三接收模块接收所述目标指令的接收时序、控制所述第三发送模块发送所述目标指令的发送时序、控制所述第四接收模块接收所述响应目标指令的接收时序、控制所述第四发送模块发送的所述响应目标指令的发送时序。

7.一种基于FPGA的eMMC初始化装置，其特征在于，所述基于FPGA的eMMC初始化装置包括：

第一接收模块，用于接收CPU发送的eMMC初始化操作指令；

并行控制模块，用于确定一片目标eMMC，所述目标eMMC尚未初始化；

第一发送模块，用于将所述eMMC初始化操作指令发送给所述目标eMMC；

第二接收模块，用于接收所述目标eMMC针对所述eMMC初始化操作指令的初始化响应消息，所述初始化响应消息包括所述目标eMMC的身份识别信息；

第二发送模块，用于将所述初始化响应消息发送给所述CPU。

8.如权利要求1所述的基于FPGA的eMMC初始化装置其特征在于，所述基于FPGA的eMMC初始化装置还包括：

识别模块，用于识别所述eMMC初始化操作指令；

第一判断模块，用于在第一发送模块将所述eMMC初始化操作指令发送给所述目标eMMC之前，判断所述eMMC初始化操作指令是否为合法指令。