[发明专利]一种用于DRAM物理接口的自适应读通路延迟计算方法及电路

权利要求书

1.一种用于DRAM物理接口的自适应读通路延迟计算方法，其特征在于，包括以下步骤：

所述方法为在固定时刻对存储器物理接口输入读操作，之后对存储器物理接口与动态随机存储器一侧的数据端口进行监测，等待直至发现相应的信号波动时刻，锁定时间差；

所述在固定时刻对存储器物理接口输入读操作之前还包括：产生一个固定逻辑值的背景信号。

2.如权利要求1所述的一种用于DRAM物理接口的自适应读通路延迟计算方法，其特征在于，具体包括以下步骤：

步骤1，写背景操作；

步骤2，采样时钟锁定操作；

步骤3，读数据信号背景操作；

步骤4，突发读操作；

步骤5，边沿检测操作；

步骤6，延迟锁定操作。

3.如权利要求2所述的一种用于DRAM物理接口的自适应读通路延迟计算方法，其特征在于：

所述步骤1写背景操作为对动态随机存储器的预设定的第一地址和第二地址分别进行无缝写操作。

4.如权利要求3所述的一种用于DRAM物理接口的自适应读通路延迟计算方法，其特征在于：

所述预设定的第一地址和第二地址写入的值不同。

5.如权利要求4所述的一种用于DRAM物理接口的自适应读通路延迟计算方法，其特征在于：

所述预设定的第一地址和第二地址写入的值分别为0或1。

6.如权利要求2所述的一种用于DRAM物理接口的自适应读通路延迟计算方法，其特征在于：

所述步骤2采样时钟锁定操作具体为进行无间隔连续发送合法读指令的无缝读操作；实现动态随机存储器持续输出读数据抓取信号时钟。

7.如权利要求2所述的一种用于DRAM物理接口的自适应读通路延迟计算方法，其特征在于：

所述步骤3读数据信号背景操作：对动态随机存储器的第一地址进行持续的无缝读操作，以读出步骤1中写入的第一地址的数据。

8.如权利要求2所述的一种用于DRAM物理接口的自适应读通路延迟计算方法，其特征在于：

所述步骤4突发读操作为对动态随机存储器的第二地址进行一次读操作；所述步骤3的最后一个第一地址的读操作依然为无缝读操作。

9.如权利要求8所述的一种用于DRAM物理接口的自适应读通路延迟计算方法，其特征在于：

所述第二地址进行一次读操作时，读出第二地址的数据到达存储器物理接口时，锁定输入指针，记录突发读操作发起的时刻T1。

10.如权利要求2所述的一种用于DRAM物理接口的自适应读通路延迟计算方法，其特征在于：

所述步骤5边沿检测操作为：在数据端口产生的持续的读出第一地址的数据后，出现读出第二地址的数据，第一地址的数据和相邻的第二地址的数据形成一个沿序列；检测沿序列的翻转，此时翻转时刻为突发读对应的返回数据。

11.如权利要求10所述的一种用于DRAM物理接口的自适应读通路延迟计算方法，其特征在于：

所述沿序列为上升沿序列或下升沿序列。

12.如权利要求2所述的一种用于DRAM物理接口的自适应读通路延迟计算方法，其特征在于：

所述步骤6延迟锁定操作为：锁定输出指针，记录数据端口信号沿被检测到的时刻T2。

13.如权利要求2所述的一种用于DRAM物理接口的自适应读通路延迟计算方法，其特征在于：

在所述步骤5中，还包括错误预警操作；如果在边沿检测过程中，一直未发现信号翻转的事件发生，进入错误报警状态。