[发明专利]一种存储器测试装置

说明书

本发明属于数字集成电路测试领域，具体涉及一种存储器测试装置。该测试装置包括：储器集成测试平台MITP和PC机，所述MITP包括Spartan6 FPGA最小系统、电源配电网络PDN、串口电路、LED电路和存储器测试接口电路。可用于FPGA配置存储器在常温环境下的全擦除及多种数据的全编程、校验、串并配置输出等功能测试，以及具有JEDEC标准的Nand Flash在不同工作模式下的全编程、棋盘或March校验等功能测试。能有效提高芯片的测试效率、降低测试成本。

技术领域

本发明属于数字集成电路测试领域，具体涉及一种存储器测试装置。

背景技术

电路测试特别是数字电路测试,在电路包括电路板和系统的研制、生产和使用过程中都是一项十分重要的技术。存储器是数字电路的重要组成部分,存储器测试是测试技术中的一个重要领域。存储器测试的两个重要指标是对各类故障的检测能力故障覆盖率和完成检测所需要的时间。

非易失性存储器具有掉电仍能保持信息的特点而成为存储器家族的热门领域。flash存储器作为非易失性存储器中发展最为迅速的一种，其密度和复杂程度日益提高,可能存在的缺陷类型越来越多,给SOC芯片及其嵌入式存储器的测试带来了困难。为解决flash测试中的这些问题,人们提出了应用内建自测试或利用嵌入式软件等测试方法测试相关性能,都取得了比较好的效果,但这些方法大多单一,更不适用于批量的产品测试。

目前军用存储器生产测试存在的缺点：

1、单颗芯片测试时间随容量增大呈倍数上升，导致占用机台测试时间增大，使得测试成本越来越高。在需求量大的情况下，预筛选将成为节省成本的关键。

2、目前市场上的编程器仅支持一次数据擦除、编程、校验等基本操作，不具有多功能、多数据、多模式、不同算法全覆盖的集成能力，也不具有详细的运行过程记录。因此普通编程器在生产测试过程中不仅效率低，而且故障覆盖率低。

3、在需求量大的情况下，若采购多个编程器，其配套成本升高，不利于降低成本。

4、在预筛选过程中，有时需要进行电压拉偏测试提高筛选效率和良率，而普通编程器不支持该操作，降低了筛选效率，增加了测试成本。

发明内容

有鉴于此，本发明的目的在于实现存储器测试的预筛选、多功能、多数据、多模式、不同算法全覆盖的集成能力的高效、低成本测试。

为解决上述技术问题，本发明提供了一种存储器测试装置，该测试装置包括：储器集成测试平台MITP和PC机，所述储器集成测试平台MITP包括Spartan6 FPGA最小系统、电源配电网络PDN、串口电路、LED电路和存储器测试接口电路，电源配电网络PDN、串口电路、LED电路和存储器测试接口电路分别与Spartan6 FPGA最小系统双向通信；待测存储器芯片通过存储器测试接口与MITP进行连接，MITP与PC机通过串口电路实现串口通信；所述Spartan6 FPGA最小系统为除电源以外能维持FPGA正常工作的最小基本单元，包括时钟电路、复位电路和配置电路，所述时钟电路为FPGA提供必要的工作时钟源，复位电路为FPGA提供稳定可靠地复位脉冲输出，采用MAX811芯片作为复位脉冲输出芯片；配置电路采用AS配置模式，采用JTAG边界扫描接口，用于Debug调试与程序固化编程。

所述PC机采用Windows 7 sp1 64位操作系统；所述时钟电路包括50MHz和125MHz两路时钟源，通过设计可选的参考时钟，减少硬件改动；所述配置电路采用HWD32P作为AS配置芯片。