[发明专利]一种存储器测试装置

权利要求书

1.一种存储器测试装置，其特征在于该测试装置包括：存储器集成测试平台MITP和PC机，所述存储器集成测试平台MITP包括Spartan6 FPGA最小系统、电源配电网络PDN、串口电路、LED电路和存储器测试接口电路，电源配电网络PDN、串口电路、LED电路和存储器测试接口电路分别与Spartan6 FPGA最小系统双向通信；待测存储器芯片通过存储器测试接口与MITP进行连接，MITP与PC机通过串口电路实现串口通信；所述Spartan6 FPGA最小系统为除电源以外能维持FPGA正常工作的最小基本单元，包括时钟电路、复位电路和配置电路，所述时钟电路为FPGA提供必要的工作时钟源，复位电路为FPGA提供稳定可靠地复位脉冲输出，采用MAX811芯片作为复位脉冲输出芯片；配置电路采用AS配置模式，采用JTAG边界扫描接口，用于Debug调试与程序固化编程；所述PC机采用Windows 7sp1 64位操作系统；所述时钟电路包括50MHz和125MHz两路时钟源，通过设计可选的参考时钟，减少硬件改动；所述配置电路采用HWD32P作为AS配置芯片；所述测试装置还包括软件部分，所述软件包括PC机中运行的存储器监控软件和所述MITP中运行的存储器集成测试软件；所述存储器监控软件通过第一串口通信模块、信息处理模块、UI交互模块、存储模块和显示模块实现；所述第一串口通信模块主要实现与MITP中运行的存储器集成测试软件的串口数据帧的收发，将接收的数据帧送入信息处理模块进行解析，将信息处理模块封装的数据帧发送至MITP；信息处理模块根据串口通信协议实现数据帧的解析与封装以及对控制信息的仲裁，UI交互模块主要实现人机交互功能，及时响应测试人员的控制需求，存储模块完成对必要信息的存储并生成日志文件供后续查阅，显示模块主要通过软件显示窗口对操作过程信息完成实时显示；所述存储器集成测试软件通过第二串口通信模块、时钟模块、复位模块、RAM缓存模块、逻辑仲裁模块和测控模块实现；所述第二串口通信模块包括串口接收模块、串口发送模块、波特率发生模块、CRC校验模块；所述第二串口通信模块主要实现数据帧的解析和封装，其中：串口接收模块用于数据帧的接收与解析，串口发送模块用于数据帧的封装与发送，串口接收模块和串口发送模块均通过波特率发生模块产生的波特率脉冲完成数据的接收与发送，在接收与发送过程中，各自采用CRC校验模块对数据帧进行16位CRC校验，在串口接收模块解析过程中，通过RAM缓存模块将存储器监控软件下发的测试数据进行缓存；所述测控模块包括多个功能测试模块，每个功能测试模块包含一个FIFO缓存模块；所述逻辑仲裁模块用于选择启动测控模块，以及数据包发送顺序的逻辑仲裁；所述复位模块采用全局异步复位；所述时钟模块、RAM缓存模块、FIFO缓存模块采用Xilinx官方IP核进行设计；所述信息处理模块对控制信息的仲裁具体为：当校验失败时，立即放弃当前数据包并中断操作，当校验通过时，将提取数据帧中的设备类型、错误码、运行状态码和有效返回地址，并根据错误码、运行状态码完成仲裁；通过显示模块输出显示当前运行状态，当测试结束时将运行过程信息存储至指定日志文件中；UI交互模块通过按钮控件实现对测试的有效启动与停止，控制按钮包括打开串口、关闭串口、开始测试、复位和退出按钮，打开串口、关闭串口按钮用于控制串口设备的开启与关闭，开始测试按钮用于开启后台服务线程并启动存储器功能测试，复位、退出按钮则分别用于对软件各模块的复位以及安全地退出程序操作。

2.根据权利要求1所述的存储器测试装置，其特征在于：所述信息处理模块不仅用于串口数据帧的解析与封装，还用于对软件运行时的过程控制。

3.根据权利要求2所述的存储器测试装置，其特征在于：所述复位模块为消除异步复位引入的毛刺，采用异步复位同步释放的原则，将外部输入复位脉冲经过两个触发器同步到内部逻辑当中；所述逻辑仲裁模块根据数据帧解析出的设备类型和操作码选择启动相应的测控模块，根据发送使能信号控制数据包的发送先后顺序。

4.根据权利要求3所述的存储器测试装置，其特征在于，该装置能够实现FPGA配置存储器在常温环境下的全擦除及多种数据的全编程、校验、串并配置输出功能测试，能够实现具有JEDEC标准的Nand Flash在不同工作模式下的全编程、棋盘或March校验功能测试。

5.根据权利要求4所述的存储器测试装置，采用外部直流电压实现对存储器电压拉偏测试并完成预筛选，可有效提高最终测试良率。