[发明专利]静电放电保护电路

说明书

静电放电保护电路包括第一内部电路、第二内部电路、信号线和保护电路，其中：第一内部电路形成在第一电力线与第一接地线之间，并且配置为在第一电力与第一地电位之间的范围内操作；第二内部电路形成在第二电力线与第二接地线之间，并且配置为在第二电力与第二地电位之间的范围内操作，所述第二电力具有比第一电力高的电平；信号线连接第一内部电路的输出端子和第二内部电路的输入端子；保护电路配置为在信号线与第二接地线之间形成用于在发生静电放电时绕过因静电放电而产生的应力的旁通路径，以保护第二内部电路的半导体器件免受静电放电的影响。

技术领域

各种实施方式总体上涉及静电放电保护电路，并且更具体地，涉及用于保护内部电路的半导体器件免受静电放电影响的技术。

背景技术

通常，静电放电可通过与人体接触、与测量设备接触、与外接地接触等而瞬时发生。静电放电可以使集成电路的半导体器件毁坏或使其性能劣化，从而使得半导体器件无法操作。

在这种情况下，正在开发能够保护半导体器件免受静电放电影响的技术。

集成电路可以包括多种内部电路，并且各个内部电路可以在不同的电力电平范围内操作。

例如，内部电路可以是电平移位电路。相应于低电压的输入信号，电平移位电路可以使用形成有薄栅极氧化物的横向扩散金属氧化物半导体(laterally diffused metaloxide semiconductor，LDMOS)器件来充分增加驱动电流。

然而，以下原因可能产生缺点：由于栅极氧化物较薄，因此LDMOS器件容易受到器件充电模型(charged device model，CDM)静电放电的影响。因此，为了解决这样的缺点，需要能够对LDMOS器件的薄栅极氧化物进行保护的电路。

发明内容

各种实施方式涉及能够在发生静电放电时通过形成旁通路径来保护内部电路的半导体器件的静电放电保护电路。

在实施方式中，静电放电保护电路可以包括第一内部电路、第二内部电路、信号线和保护电路，其中：第一内部电路形成在第一电力线与第一接地线之间，并且配置为在第一电力与第一地电位之间的范围内操作；第二内部电路形成在第二电力线与第二接地线之间，并且配置为在第二电力与第二地电位之间的范围内操作，所述第二电力具有比第一电力高的电平；信号线连接第一内部电路的输出端子和第二内部电路的输入端子；保护电路配置为在信号线与第二接地线之间形成用于在发生静电放电时绕过因静电放电而产生的应力的旁通路径，以保护第二内部电路的半导体器件免受静电放电的影响。

在实施方式中，静电放电保护电路可以包括反相器、电平移位电路、信号线、第一保护电路和第二保护电路，其中：反相器形成在第一电力线与第一接地线之间，并且配置为在第一电力与第一地电位之间的范围内操作；电平移位电路形成在第二电力线与第二接地线之间，并且配置为在第二电力与第二地电位之间的范围内操作，所述第二电力具有比第一电力高的电平；信号线连接反相器的输出端子和电平移位电路的输入端子；第一保护电路配置为当在反相器的输出端子处发生静电放电时，在信号线与第二接地线之间形成第一旁通路径，以保护电平移位电路的半导体器件，其中，第一旁通路径绕过因静电放电而产生的应力；第二保护电路配置为当在电平移位电路的输入端子处发生静电放电时，在信号线与第二接地线之间形成第二旁通路径，以保护电平移位电路的半导体器件，其中，第二旁通路径绕过因静电放电而产生的应力。

在实施方式中，静电放电保护电路可以包括第一内部电路和第二内部电路以及第一保护电路和第二保护电路，其中：第一内部电路和第二内部电路配置为在不同的电压范围内驱动；第一保护电路和第二保护电路配置为当在第一内部电路与第二内部电路之间发生静电放电时，形成用于绕过因静电放电而产生的应力的第一旁通路径和第二旁通路径，以保护第一内部电路和第二内部电路的半导体器件。

根据实施方式，通过形成用于当发生静电放电时绕过因静电放电而产生的应力的路径，可以保护半导体器件免受静电放电的影响。