[发明专利]像素电路布局结构、显示面板和显示装置

权利要求书

1.一种像素电路布局结构，其特征在于，包括，多个薄膜晶体管和存储电容，第一薄膜晶体管为双栅型薄膜晶体管，所述第一薄膜晶体管的第一极与第二晶体管的栅极连接，所述第二晶体管为驱动晶体管；

形成所述第一薄膜晶体管的多晶硅层为U形走线，所述U形走线与第一栅极层走线有两个交叠区域，形成所述第一薄膜晶体管的两个子薄膜晶体管；

当有电流通过时，所述两个子薄膜晶体管的多晶硅层走线中电流方向一致。

2.根据权利要求1所述的像素电路布局结构，其特征在于，所述U形走线的非交叠区域和第二栅极层走线交叠形成存储电容。

3.根据权利要求2所述的像素电路布局结构，其特征在于，形成所述存储电容的所述第二栅极层走线和所述源漏极层走线通过过孔连接。

4.根据权利要求1至3任一所述的像素电路布局结构，其特征在于，所述多晶硅层为低温多晶硅薄膜。

5.根据权利要求4所述的像素电路布局结构，其特征在于，包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管和第七薄膜晶体管；

形成所述第一薄膜晶体管的所述第一栅极层走线用于获取扫描控制信号，通过过孔和所述源漏极层走线连接所述第四薄膜晶体管、第六薄膜晶体管和第二薄膜晶体管；

形成所述第二薄膜晶体管的多晶硅层走线与所述第二栅极层走线交叠形成存储电容，通过过孔和所述源漏极层走线连接所述第三薄膜晶体管，所述第二薄膜晶体管为驱动薄膜晶体管；

形成所述第三薄膜晶体管的所述第一栅极层走线用于获取扫描控制信号，所述多晶硅层走线通过过孔与所述源漏极层走线连接，以通过所述源漏极层走线获取数据信号；

形成所述第四薄膜晶体管的多晶硅层为U型走线，所述U型走线与所述第一栅极层走线有两个交叠区域，形成所述第四薄膜晶体管的两个子薄膜晶体管，所述U型走线的非交叠区域与所述第二栅极层走线交叠形成存储电容，通过过孔与所述源漏极层走线连接所述第二栅极层走线，以获取参考信号，所述第一栅极层走线用于获取复位信号；

形成所述第五薄膜晶体管的所述第一栅极层走线用于获取发射控制信号，通过过孔与所述源漏极层走线连接连接阳极信号和所述第二薄膜晶体管；

形成所述第六薄膜晶体管的所述第一栅极层走线用于获取发射控制信号，通过过孔和所述源漏极层走线连接所述第一薄膜晶体管和发光器件的阳极；

形成所述第七薄膜晶体管的所述第一栅极层走线用于获取复位信号，通过过孔和所述源漏极层走线连接发光器件L的阳极，并获取参考信号。

6.根据权利要求5所述的像素电路布局结构，其特征在于，所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管为P型晶体管或者N型晶体管。

7.根据权利要求5所述的像素电路布局结构，其特征在于，所述扫描控制信号、复位信号、发射控制信号均通过外部时序控制器提供。

8.一种显示面板，其特征在于，所述显示面板的像素电路布局结构为如权利要求1至7任一所述的像素电路布局结构。

9.根据权利要求8所述的显示面板，其特征在于，所述像素电路包括：

基板，所述基板上设置有多晶硅层，所述多晶硅层采用准分子激光远火工艺对沉积于所述基板上的无定型硅进行照射获取；

在所述多晶硅层远离所述基板的一侧依次设置有第一绝缘层，第一栅极层，第二绝缘层、第二栅极层，第三绝缘层和源漏极层。

10.一种显示装置，其特征在于，所述显示装置的显示面板的像素电路布局结构为如权利要求1至7中任一所述的像素电路布局结构。或者，所述显示装置的显示面板为如权利要求8至9任一所述的显示面板。