[发明专利]一种高压CMOS的制造方法、高压CMOS和电子装置有效

申请号：	201911300194.6	申请日：	2019-12-16
公开（公告）号：	CN112992663B	公开（公告）日：	2022-09-16
发明（设计）人：	何乃龙;张森	申请（专利权）人：	无锡华润上华科技有限公司
主分类号：	H01L21/265	分类号：	H01L21/265;H01L21/266;H01L21/8238;H01L27/092;H01L29/08;H01L29/423
代理公司：	北京市磐华律师事务所 11336	代理人：	高伟
地址：	214028 江苏省无***	国省代码：	江苏;32
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	一种高压 cmos 制造方法电子装置
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【权利要求书】：

1.一种高压CMOS的制造方法，其特征在于，包括：

步骤S1，提供半导体衬底，在所述半导体衬底上设置有PMOS区域和NMOS区域；

步骤S2，在所述半导体衬底上形成从下到上层叠的栅介电层和栅极材料层；

步骤S3，在所述栅极材料层上形成第一图案化掩膜层，所述第一图案化掩膜层露出所述PMOS区域或所述NMOS区域中拟形成第一源漏极的区域上的所述栅极材料层，以所述第一图案化掩膜层为掩膜刻蚀所述栅介电层和栅极材料层，以形成第一栅极结构并露出所述半导体衬底上拟形成第一源漏极的区域；

步骤S4，执行离子注入工艺，以形成第一源漏极，其中，所述离子注入工艺以所述第一图案化掩膜层、以及剩余的所述栅介电层和所述栅极材料层为掩膜；

步骤S5，在所述半导体衬底上形成第二图案化掩膜层，所述第二图案化掩膜层露出所述NMOS区域或所述PMOS区域中拟形成第二源漏极的区域上的所述栅极材料层，以所述第二图案化掩膜层为掩膜刻蚀所述栅介电层和栅极材料层，以形成第二栅极结构并露出所述半导体衬底上拟形成第二源漏极的区域；

步骤S6，执行离子注入工艺，以形成第二源漏极，所述离子注入工艺以所述第二图案化掩膜层、以及剩余的所述栅介电层和所述栅极材料层为掩膜；

所述第一图案化掩膜层和所述第二图案化掩膜层为图案化的光刻胶层。

2.根据权利要求1所述的高压CMOS的制造方法，其特征在于，在执行步骤S4之后，执行步骤S5之前，还包括去除所述第一图案化掩膜层的步骤。

3.根据权利要求1所述的高压CMOS的制造方法，其特征在于，所述半导体衬底中形成有隔离结构，在所述步骤S3中还包括：以所述第一图案化掩膜层为掩膜刻蚀所述栅介电层和栅极材料层以形成第一栅极结构并露出所述半导体衬底上拟形成第一源漏极的区域的同时，去除部分所述隔离结构上方的栅介电层和栅极材料层以露出所述隔离结构的第一部分。

4.根据权利要求3所述的高压CMOS的制造方法，其特征在于，在所述步骤S5中还包括：

以所述第二图案化掩膜层为掩膜刻蚀所述栅介电层和栅极材料层，以形成第二栅极结构并露出所述半导体衬底上拟形成第二源漏极的区域的同时，去除所述隔离结构上方剩余的栅介电层和栅极材料层以露出所述隔离结构的第二部分。

5.根据权利要求4所述的高压CMOS的制造方法，其特征在于，所述第一部分与所述第二部分部分重叠。

6.一种高压CMOS，其特征在于，采用如权利要求1-5中任意一项所述的方法制造。

7.一种电子装置，其特征在于，包括如权利要求6所述的高压CMOS。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于无锡华润上华科技有限公司，未经无锡华润上华科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/pat/books/201911300194.6/1.html，转载请声明来源钻瓜专利网。