[发明专利]无线通信综合测试仪中减小本振环路内杂散电路

说明书

本发明公开了一种无线通信综合测试仪中减小本振环路内杂散电路。本发明一种无线通信综合测试仪中减小本振环路内杂散电路，包括：小数分频频率合成器、功分器、第一I/Q正交解调器、可编程整数分频器、第二I/Q正交解调器、第二带通滤波器、数模转换器、I/Q正交调制器、第一模数转换器、FPGA芯片、第一合路器和第二合路器。本发明的有益效果：可以达到杂散抵消最优化；通过不同算法可以加快校准时间。通过增加校准、反馈补偿等电路及结合FPGA信号处理来共同完成本振环路内杂散抵消方法，改善系统性能。

技术领域

本发明应用在无线通信综合测试仪中的射频本振环路内杂散抵消，也可以应用于其它需要小数分频的频率合成器中。

背景技术

当使用集成Δ–Σ小数分频器的PLL中的小数分频功能时，会遇到整数边界杂散的问题：即当生成的频率靠近鉴相频率F_pd的整数倍和二分之一整数倍时，主信号频谱两边会有杂散信号产生，由于杂散信号在PLL的环路带宽内因此很难去除。

发明内容

本发明要解决的技术问题是提供一种无线通信综合测试仪中减小本振环路内杂散电路，通过增加校准、反馈补偿等电路及结合FPGA信号处理来共同完成本振环路内杂散抵消方法，改善系统性能。

为了解决上述技术问题，本发明提供了一种无线通信综合测试仪中减小本振环路内杂散电路，包括：小数分频频率合成器、功分器、第一I/Q正交解调器、可编程整数分频器、第二I/Q正交解调器、数模转换器、I/Q正交调制器、第一模数转换器、FPGA芯片、第一合路器和第二合路器；

所述FPGA芯片连接所述小数分频频率合成器、所述可编程整数分频器、所述第二I/Q正交解调器和I/Q正交调制器；

信号形成7个通路：

所述小数分频频率合成器输出的本振信号及杂散信号通过所述功分器分成3路：通路1为待抵消射频主通路；通路2为待抵消中频主通路；通路3为中频本振提取电路；

通路2通过第一I/Q正交解调器将射频本振及杂散信号变为中频本振及杂散信号；

通路3通过第二I/Q正交解调器和第一模数转换器，将射频本振及杂散信号变为中频本振及杂散信号并由第一模数转换器送至FPGA芯片内提取出中频本振信号；

通路4为中频本振抵消电路，所述FPGA芯片生成中频本振抵消信号通过数模转换器送至第一合路器与通路2完成中频杂散提取功能；

通路5为射频杂散抵消通路，通路5是通过I/Q正交调制器，将中频杂散变换到射频杂散，并送至第二合路器与通路1共同完成射频杂散抵消功能；

通路6为中频校准通路，通路6是通路2、3、4反馈校准通路，校准中频杂散提取效果；

通路7为射频频校准通路，通路7是检测功率变化拐点来实现通路2、3、4、5的校准的反馈电路。

在其中一个实施例中，通过FFT利用频谱估计算法提取出中频本振信号。

在其中一个实施例中，通路2中第一I/Q正交解调器将射频本振及杂散信号变为中频本振及杂散信号后经过第一带通滤波器，所述第一带通滤波器的输出端连接所述第一合路器的输入端。

在其中一个实施例中，所述第二I/Q正交解调器和第一模数转换器之间连接有第二带通滤波器。

在其中一个实施例中，所述通路6包括第三带通滤波器和与所述第三带通滤波器的输出端连接的第二模数转换器；所述第三带通滤波器的输入端连接所述第一合路器的输出端，所述第二模数转换器的输出端连接所述FPGA芯片。

在其中一个实施例中，所述通路7包括射频检波管和与所述射频检波管的输出端连接的第三模数转换器；所述射频检波管的输入连接所述第二合路器的输出端，所述第二模数转换器的输出端连接所述FPGA芯片。