[发明专利]无线通信综合测试仪中减小本振环路内杂散电路

权利要求书

1.一种无线通信综合测试仪中减小本振环路内杂散电路，其特征在于，包括：小数分频频率合成器、功分器、第一I/Q正交解调器、可编程整数分频器、第二I/Q正交解调器、数模转换器、I/Q正交调制器、第一模数转换器、FPGA芯片、第一合路器和第二合路器；所述FPGA芯片连接所述小数分频频率合成器、所述可编程整数分频器、所述第二I/Q正交解调器和I/Q正交调制器；

信号形成7个通路：

所述小数分频频率合成器输出的本振信号及杂散信号通过所述功分器分成3路：通路1为待抵消射频主通路；通路2为待抵消中频主通路；通路3为中频本振提取电路；

通路2通过第一I/Q正交解调器将本振信号及杂散信号变为中频本振及杂散信号；

通路3通过第二I/Q正交解调器将本振信号及杂散信号变为中频本振及杂散信号，并由第一模数转换器送至FPGA芯片内提取出中频本振信号；

通路4为中频本振抵消电路，所述FPGA芯片生成中频本振抵消信号通过数模转换器送至第一合路器与通路2完成中频杂散提取功能；

通路5为射频杂散抵消通路，通路5是通过I/Q正交调制器，将中频杂散变换到射频杂散，并送至第二合路器与通路1共同完成射频杂散抵消功能；

通路6为中频校准通路，通路6是通路2、3、4反馈校准通路，校准中频杂散提取效果；

通路7为射频校准通路，通路7是检测功率变化拐点来实现通路2、3、4、5的校准的反馈电路；

其中，所述通路6包括第三带通滤波器和与所述第三带通滤波器的输出端连接的第二模数转换器；所述第三带通滤波器的输入端连接所述第一合路器的输出端，所述第二模数转换器的输出端连接所述FPGA芯片；

其中，所述通路7包括射频检波管和与所述射频检波管的输出端连接的第三模数转换器；所述射频检波管的输入连接所述第二合路器的输出端，所述第二模数转换器的输出端连接所述FPGA芯片。

2.如权利要求1所述的无线通信综合测试仪中减小本振环路内杂散电路，其特征在于，通过FFT利用频谱估计算法提取出中频本振信号。

3.如权利要求1所述的无线通信综合测试仪中减小本振环路内杂散电路，其特征在于，通路2中第一I/Q正交解调器将本振信号及杂散信号变为中频本振及杂散信号后经过第一带通滤波器，所述第一带通滤波器的输出端连接所述第一合路器的输入端。

4.如权利要求1所述的无线通信综合测试仪中减小本振环路内杂散电路，其特征在于，所述第二I/Q正交解调器和第一模数转换器之间连接有第二带通滤波器。

5.如权利要求1所述的无线通信综合测试仪中减小本振环路内杂散电路，其特征在于，所述可编程整数分频器给所述第一I/Q正交解调器、所述第二I/Q正交解调器、所述I/Q正交调制器提供鉴相频率。

6.如权利要求1所述的无线通信综合测试仪中减小本振环路内杂散电路，其特征在于，还包括和所述FPGA芯片连接的存储单元，电路初始化训练序列的校准结果保存在所述存储单元中，通路与频响及温度的校准数据保存在所述存储单元中。

7.如权利要求6所述的无线通信综合测试仪中减小本振环路内杂散电路，其特征在于，所述存储单元是Flash存储器。

8.如权利要求1所述的无线通信综合测试仪中减小本振环路内杂散电路，其特征在于，带通滤波器通带选择与射频本振环路带宽相关联。