[发明专利]一种带隙基准电压源快速启动电路

说明书

本发明涉及一种带隙基准电压源快速启动电路，其中的带隙基准启动电路，包含：PMOS管PM1和PM2，NMOS管NM1，耗尽型NMOS管NM2，电流源；管NM1和管NM2的栅极连接有Ponrst信号；Ponrst信号在高电平阶段时，管NM1和管NM2开启，电流源电流I_bias通过管PM1在与管NM1的漏极对应的节点处产生偏置电压Pbias_setup，使运算放大器的输出端所对应的Pbias信号的电压与偏置电压Pbias_setup相等。本发明通过偏置电流源启动电压基准源，可消除电压过冲现象，提升电路的稳定性。

技术领域

本发明属于半导体电路技术领域，特别涉及一种带隙基准电压源快速启动电路。

背景技术

带隙基准电路包含带隙基准主体电路和带隙基准启动电路。如图1所示，带隙基准主体电路，主要包含：PMOS管PM3、PM4和PM5，运算放大器，电阻R0、R1、R2和R3，三极管Q1和Q2。其中，运算放大器的负输入端VINN与三极管Q1的发射极连接，还与电阻R1的一端连接；电阻R1的另一端接地，三极管Q1的基极和集电极连接并接地。运算放大器的正输入端VINP，与电阻R2的一端连接，还通过电阻R0与三极管Q2的发射极连接；三极管Q2的基极和集电极连接并接地；电阻R2的另一端接地。运算放大器的输出端作为第一节点（对应pbias信号），管PM3、管PM4、管PM5的栅极分别与该第一节点连接，管PM3、管PM4、管PM5的源极分别与电源电压VDD相连接；管PM3的漏极接至运算放大器的负输入端VINN，管PM4的漏极接至运算放大器的正输入端VINP；管PM5的漏极作为输出节点（对应Vref电压），并通过电阻R3接地。

现有的带隙基准启动电路包含一个NMOS管NM1：通过Ponrst信号来控制该管NM1的栅极，管NM1的源极和衬底接地，管NM1的漏极接到所述带隙基准主体电路中的第一节点上。Ponrst信号是由该基准源外的上电清零模块（POR，全称Power on reset）产生的，仅在上电过程中有一段时间为高电平，当经过有效的清零间隔后，该Ponrst信号会跳变为低电平并一直维持。

Ponrst信号高电平期间直接施加在管NM1的栅极上，管NM1将第一节点所对应的pbias信号拉到低电位，使得整个电路启动。此时，pbias信号的电平基本接近0电平，故带隙基准主体电路实际输出的Vref电压也接近电源电压VDD的电压值，这样会远超通常设定的Vref电压，出现过冲电压。后续连接的升压电路（pump），其输出一般为Vref电压的比例放大；因而，带隙基准主体电路输出的过冲电压会进一步导致升压电路的输出过高，以至于超过MOS管的BV电压（Breakdown Voltage；绝缘击穿电压）而产生损伤。所以，在实际设计中需要避免类似的电压过冲现象。

发明内容

本发明提供一种带隙基准电压源快速启动电路，通过偏置电流源启动电压基准源，可消除电压过冲现象，提升电路的稳定性。

为了达到上述目的，本发明提供一种带隙基准电压源快速启动电路，包含带隙基准启动电路和带隙基准主体电路：

所述带隙基准启动电路，包含：PMOS管PM1和PM2，NMOS管NM1，耗尽型NMOS管NM2，电流源；

其中，管NM1的源极通过电流源接地；管NM1的漏极、管PM1的栅极和漏极、管PM2的栅极以及管NM2的源极，分别连接至第二节点；

管PM1和管PM2的源极分别连接至电源电压VDD；管PM2的漏极连接至带隙基准主体电路中运算放大器的负输入端VINN；管NM2的漏极连接至所述带隙基准主体电路中运算放大器的输出端；

管NM1和管NM2的栅极连接有Ponrst信号；

其中，Ponrst信号在高电平阶段时，管NM1和管NM2开启，电流源电流I_bias通过管PM1在第二节点处产生偏置电压Pbias_setup，使运算放大器的输出端所对应的Pbias信号的电压与偏置电压Pbias_setup相等。