[发明专利]一种面向存储器特征的增强型校验纠错装置

说明书

本发明涉及一种面向存储器特征的增强型校验纠错装置，包括：算法编码模块，设置在存储器的写通路上，用于根据M位数据生成N位校验码，并把数据位和校验位写入存储器，其中，校验码包括CRC校验码和偶校验码；所述算法解码模块，设置在存储器读通路上，用于根据K位数据进行以颗粒为单位的校验纠错；所述接口模块，一侧分别与算法编码模块和算法解码模块相连，另一侧与存储器相连，用于将算法编码模块输出的K位数据按照存储器颗粒个数进行分组，以及将存储器接口上的K位数据以每组16位的方式分成T组实现数据重映射。本发明能够对某个存储器颗粒进行任意纠错。

技术领域

本发明涉及存储器数据校验纠错技术领域，特别是涉及一种面向存储器特征的增强型校验纠错装置。

背景技术

随着工艺的不断提升和需求的不断增加，存储器接口频率越来越高、存储器接口通道数量越来越多，存储器接口传输稳定性面临更多的挑战。存储器数据错不仅仅与存储单元本身相关，也更多受限于PCB的板级设计。电源完整性、信号完整性所带来的影响往往与同组的多位数据(同一个内存颗粒的数据作为一组，PCB设计会采取相同布线方式)相关，而ECC校验纠错算法只纠错一位，并不能应对这类情况。

发明内容

本发明所要解决的技术问题是提供一种面向存储器特征的增强型校验纠错装置，能够对某个存储器颗粒进行任意纠错。

本发明解决其技术问题所采用的技术方案是：提供一种面向存储器特征的增强型校验纠错装置，包括：算法编码模块，设置在存储器的写通路上，用于根据M位数据生成N位校验码，并把数据位和校验位写入存储器，其中，校验码包括CRC校验码和偶校验码；所述算法解码模块，设置在存储器读通路上，用于根据K位数据进行以颗粒为单位的校验纠错；所述接口模块，一侧分别与算法编码模块和算法解码模块相连，另一侧与存储器相连，用于将算法编码模块输出的K位数据按照存储器颗粒个数进行分组，以及将存储器接口上的K位数据以每组16位的方式分成T组实现数据重映射，其中，K位数据以M位数据、CRC校验码和偶校验码的顺序排列，K＝M+N。

所述算法编码模块包括CRC-16校验单元和第一偶校验单元，所述CRC-16校验单元根据M/16组数据通过CRC-16运算得到CRC校验码；所述第一偶校验单元将M/16组数据和CRC校验码进行按位异或运算得到偶校验码。

所述算法解码模块包括第二偶校验单元、异或操作单元和纠错单元；所述第二偶校验单元将输入K位数据的前T-1组通过按位异或运算得到新的偶校验码；所述异或操作单元将所述偶校验码和新的偶校验码通过异或运算得到错误位置指示位；所述纠错单元根据错误位置指示位分别恢复K位数据的前T-2组数据，并对恢复后的数据分别重新生成新的CRC码，通过比较新的CRC码和所述CRC校验码确定错误的组并进行纠错。

有益效果

由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明基于CRC校验/偶校验混合校验算法，包括一个算法编码模块和一个算法解码模块，可以实现针对内存颗粒的连续4比特数据校验纠错，与ECC相比极大提高了纠错能力。本发明针对存储器出错特征给出了一种更为高效的数据纠错机制，最大限度保证了存储器稳定性。

附图说明

图1是本发明实施方式的结构示意图；

图2是本发明实施方式中数据映射逻辑图；

图3是本发明实施方式中算法编码模块的结构示意图；

图4是本发明实施方式中算法解码模块的结构示意图。

具体实施方式

下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。