[发明专利]多应力强化试验剖面编制方法、装置及计算机存储介质

说明书

多应力强化试验剖面编制方法、装置及计算机存储介质，包括：确定SiP器件的敏感应力类型；确定所述敏感应力类型对应的强化试验应力极限值；根据所述强化试验应力极限值确定强化试验的应力量级；所述应力量级为小于所述应力极限值的应力值；根据所述应力量级、预先确定的应力组合以及应力作用时序，编制多应力强化试验剖面。采用本申请中的方案，故障激发效率快，在较短时间内快速激发出产品设计和制造的潜在缺陷，并确定其耐受应力的极限值，以此为依据进行改进设计，从而提高弹用复杂结构SiP器件的固有可靠性。

技术领域

本申请涉及SiP器件可靠性评估技术，具体地，涉及一种多应力强化试验剖面编制方法、装置及计算机存储介质、电子设备。

背景技术

系统级封装(System in Package，SiP)是采用一切可能的组合形式将多个具有不同功能的有源和无源电子元器件以及诸如微机电系统(MEMS)、光学甚至生物芯片等其他器件组装在单一封装中，形成一个具有多种功能的系统或子系统。根据SiP器件采用的封装工艺特点，SiP器件可分为水平式、堆叠式和埋入式3大类。其中，水平式封装器件所采用的工艺比较常见，结构形式较为简单；堆叠式SiP器件所采用的工艺较为先进，不仅包括倒装芯片、引线键合，还采用芯片堆叠、层叠封装、硅通孔等先进的工艺形式，结构形式与水平式相比复杂多样；埋入式SiP器件的工艺最为先进、复杂，一个器件中可能同时存在芯片堆叠、晶片级封装、层叠封装、无源元件与埋置电路、埋置芯片、集成无源元件、倒装芯片、引线键合以及硅通孔等10余种先进工艺形式，结构形式最为复杂。

SiP是后摩尔时代的一项先进系统集成和封装技术，实现了集成系统高性能、小型化、异质集成、结构多样化发展，同时高密度封装也带来了复杂系统的芯片-封装-系统协同设计、热管理等影响电子器件可靠性水平的新问题。弹用复杂结构SiP器件除了高可靠要求外，还具有使用环境条件恶劣、结构复杂程度高等特点。与此同时，导弹武器装备的小型化、集约化发展趋势，使得导弹武器系统的装填密度要求越来越高，留给电子器件的空间相对变小，因此对多功能集成电路的小型化要求越来越高，这也导致弹用SiP器件的结构越来越复杂。

针对复杂服役环境下的复杂结构SiP器件的复杂失效模式与失效机理，传统的单应力强化试验技术对故障的激发效率略显低下，已不能满足高可靠元器件可靠性提升需求。

现有技术中存在的问题：

单应力强化试验技术已不能满足复杂结构SiP器件可靠性需求。

发明内容

本申请实施例中提供了一种多应力强化试验剖面编制方法、装置及计算机存储介质、电子设备，以解决上述技术问题。

根据本申请实施例的第一个方面，提供了一种多应力强化试验剖面编制方法，包括如下步骤：

确定SiP器件的敏感应力类型；

确定所述敏感应力类型对应的强化试验应力极限值；

根据所述强化试验应力极限值确定强化试验的应力量级；所述应力量级为小于所述应力极限值的应力值；

根据所述应力量级、预先确定的应力组合以及应力作用时序，编制多应力强化试验剖面。

根据本申请实施例的第二个方面，提供了一种多应力强化试验剖面编制装置，包括：

类型确定模块，用于确定SiP器件的敏感应力类型；

极限确定模块，用于确定所述敏感应力类型对应的强化试验应力极限值；

量级确定模块，用于根据所述强化试验应力极限值确定强化试验的应力量级；所述应力量级为小于所述应力极限值的应力值；

剖面编制模块，用于根据所述应力量级、预先确定的应力组合以及应力作用时序，编制多应力强化试验剖面。