[发明专利]一种增加电感量的电感制程方法及电感结构

说明书

本发明公开一种增加电感量的电感制程方法，其中方法包括如下步骤：沉积氮化物于晶圆正面，形成正面氮化物层蚀刻正面氮化物层并在被蚀刻部分制作正面金属层；在晶圆背面涂布第一光阻层，蚀刻晶圆，去除第一光阻层，并于晶圆背面进行溅镀金属；涂布第二光阻层于晶圆背面，并沉积金属。涂布第三光阻层于晶圆背面，并沉积金属；最后通过第一接触端和第二接触端的断路开口处蚀刻溅镀金属到正面氮化物层，使晶圆背面的沉积金属与正面金属层连接形成电感结构。上述发明通过在蚀刻孔数不变，以及金属用量不增反减的情况下，使绕组匝数增加，电路能提供更大的电感量和更充沛的电能，同时获得更高的品质因数Q。

技术领域

本发明涉及芯片领域，尤其涉及一种增加电感量的电感制程方法及电感结构。

背景技术

电感在半导体电路制造中有着重要的地位，而现如今随着社会的进步众多领域都离不开半导体电路。例如当下的5G无线通信、GPS这些对高性能射频电路、无源器件的要求也越来越高，其中电感的Q(品质因数)值对高性能射频电路的性能有着重要影响，Q(品质因数)值越大电感值越高，这也就意味着性能越好。目前半导体电路电感采用的主要是平面螺旋电感和垂直电感。传统的平面电感结构虽然可得到较高的电感值，但是其品质因素较低，并导致导线的延长及电路版图设计的困难，不利于集成化。而垂直电感，两个蚀刻孔才完成电感的一匝匝数，空间利用率低，金属导线利用率不高，不利于集成化。

发明内容

为此，需要提供一种增加电感量的电感制程方法及电感结构解决现有垂直电感，空间利用率低，金属导线利用率不高，不利于集成化的问题。

为实现上述目的，发明人提供了一种增加电感量的电感制程方法，包括以下步骤：

沉积氮化物于晶圆正面，形成正面氮化物层，蚀刻正面氮化物层并在被蚀刻部分制作正面金属层；

在晶圆背面涂布第一光阻层，并于待蚀刻孔洞处显影；

以第一光阻层为掩膜，蚀刻晶圆，至正面氮化物层，去除第一光阻层，并于晶圆背面进行溅镀金属；

涂布第二光阻层于晶圆背面，将待沉积金属中的第二光阻层显影去除，并沉积金属，于靠近正面氮化物层处形成第一接触端，于孔洞处形成第三接触端，并去除第二光阻层；

涂布第三光阻层于晶圆背面，将待沉积金属中的第三光阻层显影去除，并沉积金属，于靠近正面氮化物层处形成第二接触端，于孔洞处形成第四接触端，并去除第三光阻层；所述第一接触端与第二接触端形成断路形貌；

通过第一接触端和第二接触端的断路开口处蚀刻溅镀金属到正面氮化物层，晶圆背面的沉积金属与正面金属层连接形成电感结构。

进一步地，“蚀刻正面氮化物层并在被蚀刻部分制作正面金属层”包括步骤：

在正面氮化物层上涂布第四光阻层，对准显影形成凹槽；

以第四光阻层为掩膜，蚀刻氮化物层，使所述第一接触端与第二接触端暴露于蚀刻槽底部；

沉积金属，完成正面导线布设。

进一步地，所述孔洞为多个，多个孔洞为相互平行的两排，两排之间相邻的孔洞的第一接触端与第二接触端依次连接，两排之间相邻的孔洞的第三接触端与第三接触端连接以及第四接触端与第四接触端连接。

进一步地，所述氮化物为氮化硅。

进一步地，在晶圆背面涂布第一光阻层之前还包括步骤：

对晶圆背面减薄。

本发明提供一种增加Q值和电感量的电感结构，所述增加Q值和电感量的电感结构由本发明实施例任意一项所述一种增加电感量的电感制程方法制得。