[发明专利]一种FPGA程序下载口的安全保护装置及方法

说明书

本发明实施例公开了一种FPGA程序下载口的安全保护装置及方法，包括CPLD，所述CPLD内设置数字逻辑电路，所述数字逻辑电路包括若干路逻辑控制单元；所述逻辑控制单元用于存储器与接口插针的通断控制，以及存储器与FPGA的通断控制。本发明通过CPLD设置多路逻辑控制单元，实现存储器与接口插针对应引脚的连接，通过逻辑控制电路实现存储器与接口插针、FPGA的通断连接，防止恶意人员通过AS口对FPGA下载恶意程序，保证了FPGA系统的安全。

技术领域

本发明涉及计算机安全技术领域,具体地说是一种FPGA程序下载口的安全保护装置及方法。

背景技术

FPGA(Field-Programmable Gate Array现场可编程门阵列)是易失性的可编程逻辑器件，其内部存储的程序在芯片断电后不能保存，所以需要采用外部的非易失性存储器件保存FPGA的程序，以便在下次上电后FPGA从外部存储器中读取程序后加载到FPGA内部的RAM(Random Access Memory，随机存取存储器)运行。把FPGA程序下载到外部存储器需要用到FPGA的程序下载口，即主动串行AS(active serial)接口，通过AS接口连接专用的线缆把FPGA的程序下载到外部存储器中。

如图1所示，FPGA的AS口各信号连接至AS插针对应的针脚，进行程序下载的时候把下载线缆(例如USB Blaster下载线缆)的一端连接至PC机，另一端连接至AS插针，把程序下载到FPGA的外部存储器中。

AS接口在给程序下载带来便利的同时，也存在较大安全隐患：AS接口一旦被恶意人员利用，可以进行恶意程序的下载，即：将程序文件进行篡改之后下载到存储器中，给目标设备的运行带来危害。现有下载口结构未考虑安全性，恶意人员只要通过下载线缆连到PC机，就可以对FPGA进行恶意代码的下载，造成FPGA目标系统的安全隐患。

发明内容

本发明实施例中提供了一种FPGA程序下载口的安全保护装置及方法，以解决现有技术中FPGA程序下载结构不安全的问题。

为了解决上述技术问题，本发明实施例公开了如下技术方案：

本发明第一方面提供了一种FPGA程序下载口的安全保护装置，所述装置包括CPLD，所述CPLD内设置数字逻辑电路，所述数字逻辑电路包括若干路逻辑控制单元；所述逻辑控制单元用于存储器与接口插针的通断控制，以及存储器与FPGA的通断控制。

进一步地，所述逻辑控制单元包括第一逻辑控制单元、第二逻辑控制单元、第三逻辑控制单元和第四逻辑控制单元；

所述第一逻辑控制单元用于存储器的数据输出引脚与接口插针的第一数据引脚的连通控制；

所述第二逻辑控制单元用于存储器的时钟引脚与接口插针时钟引脚的连通控制；

所述第三逻辑控制单元用于存储器的片选信号引脚与接口插针片选信号引脚的连通控制；

所述第四逻辑控制单元用于存储器的数据输入引脚与接口插针的第二数据引脚的联通控制；

所述接口插针的第一数据引脚、时钟引脚、片选信号引脚和第二数据引脚分别连接FPGA的第一数据引脚、时钟引脚、片选信号引脚和第二数据引脚。

进一步地，所述第一逻辑控制单元包括与门AND1_1、AND1_2和或门OR1，所述与门AND1_1的输入端分别连接flag信号端和存储器的数据输出引脚，输出端连接或门OR1的其一输入端；所述与门AND1_2的输入端分别连接NC1信号和非门的输出端，输出端连接或门OR1的另一输入端；所述或门OR1的输出端连接所述接口插针的第一数据引脚；所述非门的输入端连接flag信号端，所述NC1为高阻态引脚。