[发明专利]半导体结构及其形成方法

说明书

一种半导体结构的形成方法，包含：形成第一栅极结构于基底的低电位预定区中；形成第二栅极结构于基底的高电位预定区中；依序形成第一介电层以及第二介电层覆盖第一栅极结构以及第二栅极结构，其中第二介电层的材料不同于第一介电层；沿着第二栅极结构的侧壁形成第三介电层的一部分于第二介电层之上，其中第三介电层的材料不同于第二介电层；以及通过第三介电层的此部分作为刻蚀硬遮罩，刻蚀第一介电层以及第二介电层以形成第一复合间隔物覆盖第一栅极结构的侧壁以及第二复合间隔物覆盖第二栅极结构的侧壁；其中第一复合间隔物的宽度小于第二复合间隔物的宽度。

技术领域

本发明是有关于半导体结构，特别是关于整合高压元件与低压元件的半导体结构及其形成方法。

背景技术

随着半导体工业的快速发展，高效能、高密度、低成本、轻薄短小已成为电子产品设计制造上所追寻的目标。对目前的半导体产业而言，需要在同一芯片上设置具有多种功能的元件来达成上述目标。

将高压元件与低压元件整合在同一芯片上，例如系统单芯片(system on chip，SOC)是可以达到上述目标的一种方法。然而，为了能够避免栅极结构遭受高电场的风险，高压元件中栅极间隔物(gate spacer)的宽度通常需要较长于低压元件中栅极间隔物的宽度。如此一来，将使得在高压元件与低压元件的整合工艺中出现种种挑战。

虽然现有的高压元件与低压元件的整合工艺方法与结构大致符合需求，但并非各方面皆令人满意，特别是如何提升高压元件与低压元件之间的相容性并同时降低工艺成本仍需进一步改善。

发明内容

本发明的一些实施例提供一种半导体结构的形成方法，包含：提供包含低电位预定区以及高电位预定区的基底；形成第一栅极结构于低电位预定区中且位于此基底上；形成第二栅极结构于高电位预定区中且位于此基底上；依序形成第一介电层以及第二介电层于此基底上并覆盖第一栅极结构以及第二栅极结构，其中第二介电层的材料不同于第一介电层；沿着第二栅极结构的侧壁形成第三介电层的一部分于第二介电层之上，其中第三介电层的材料不同于第二介电层；以及通过第三介电层的此部分作为刻蚀硬遮罩，刻蚀第一介电层以及第二介电层以形成第一复合间隔物覆盖第一栅极结构的侧壁以及第二复合间隔物覆盖第二栅极结构的侧壁；其中第一复合间隔物是由第一介电层的一部分以及第二介电层的一部分组成，并且第二复合间隔物是由第一介电层的另一部分、第二介电层的另一部分、以及第三介电层的此部分组成；其中第一复合间隔物的宽度小于第二复合间隔物的宽度。

本发明的一些实施例提供一种半导体结构，包含：基底、第一栅极结构、第二栅极结构、第一复合间隔物、以及第二复合间隔物。此基底包含低电位区以及高电位区。此第一栅极结构位于低电位区中且位于基底上。此第二栅极结构位于高电位区中且位于基底上。此第一复合间隔物覆盖第一栅极结构的侧壁，其中第一复合间隔物包含第一介电层的一部分与第二介电层的一部分。此第二复合间隔物覆盖第二栅极结构的侧壁，其中第二复合间隔物包含第一介电层的另一部分、第二介电层的另一部分、以及第三介电层，其中第一复合间隔物的宽度小于第二复合间隔物的宽度。

附图说明

以下将配合所附附图详述本发明实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本发明实施例的特征。

图1至图6是根据本发明的一些实施例，绘示出形成半导体结构在各个阶段的剖面示意图。

图7是根据本发明的一些实施例，绘示出半导体结构的剖面示意图。

附图标号

100～基底

100L～低电位预定区

100H～高电位预定区

110～隔离结构

120～第一井区