[发明专利]堆叠神经元器件结构及其制作方法

说明书

本发明提供一种堆叠神经元器件结构及其制作方法，结构包括：衬底，衬底中具有外围电路；阻挡层；神经元晶体管阵列，包括阵列排布的多个神经元晶体管；其中，神经元晶体管包括半导体沟道、调制叠层及栅阵列，半导体沟道两端分别与外围电路连接，通过外围电路控制相应的神经元晶体管的选通或关闭，调制叠层位于半导体沟道上，其包括依次层叠的第一介电层、权重浮栅层和第二介电层，栅阵列位于调制叠层上，用于调制权重浮栅的电位，实现权重浮栅的电位加权。本发明实现了一种在平面上阵列排布，在纵向上垂直堆叠的无结型神经元器件结构及制作方法，各神经元晶体管的选通与关闭通过衬底中的外围电路控制，大大提高了神经元器件的集成度。

技术领域

本发明属于半导体设计及制造领域，特别是涉及一种堆叠神经元器件结构及其制作方法。

背景技术

随着集成电路的发展及其集成度的提高，传统的基于单一晶体管功能的硅集成电路，出现了很多困难的、急待解决的问题，而神经元MOS晶体管(Neuron MOSFET，简写为neuMOS或vMOS)作为一种具有强大功能的单元晶体管，为解决集成电路中晶体管数目及互连线增多带来的问题提供了一种有效的途径。

神经元器件在功能上相当于构成人类大脑、眼睛等部位利用电路实现信息传导的神经细胞(神经元)。具体地说，一个神经元器件可以分别对多个输入信号进行加权，并且当加权信号的相加结果达到阈值时，输出一个预定的信号。这种神经元器件加权输入信号的方式是通过其中的神经元晶体管来实现的，神经元晶体管具有多个输入电极的栅极结构，当多输入栅极的输入电压之和达到一个预定值时，源极和漏极之间才会导通。神经元器件的加权方式相当于神经细胞突触，可以是由一个电阻和一个场效应晶体管组成，而神经元晶体管就相当于这个神经细胞的细胞体。神经元晶体管在栅上的求和过程可以利用电容耦合效应的电压模式，除电容充放电电流外，没有其它电流，因此基本上没有功耗。

2010年以来，由于大数据产业的发展，数据量呈现爆炸性增长态势，而传统的计算架构又无法支撑深度学习的大规模并行计算需求，于是研究界对AI芯片进行了新一轮的技术研发与应用研究。AI芯片是人工智能时代的技术核心之一，决定了平台的基础架构和发展生态。

类脑芯片不采用经典的冯·诺依曼架构，而是基于神经形态架构设计，以IBMTruenorth为代表。IBM研究人员将存储单元作为突触、计算单元作为神经元、传输单元作为轴突搭建了神经芯片的原型。目前，Truenorth用三星28nm功耗工艺技术，由54亿个晶体管组成的芯片构成的片上网络有4096个神经突触核心，实时作业功耗仅为70mW。由于神经突触要求权重可变且要有记忆功能，IBM采用与CMOS工艺兼容的相变非挥发存储器(PCM)的技术实验性的实现了新型突触，加快了商业化进程。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种堆叠神经元器件结构及其制作方法，以实现一种多层堆叠高集成密度的神经元器件结构，且该结构的神经元晶体管采用无结结构，可大大增强器件的可靠性，降低工艺难度。

为实现上述目的及其他相关目的，本发明提供一种堆叠神经元器件结构，所述神经元器件结构包括：衬底，所述衬底中具有外围电路；阻挡层，位于所述衬底上；神经元晶体管阵列，位于所述阻挡层上，包括阵列排布的多个神经元晶体管；其中，所述神经元晶体管包括半导体沟道、调制叠层及栅阵列，所述半导体沟道两端分别与所述外围电路连接，通过所述外围电路控制相应的神经元晶体管的选通或关闭，所述调制叠层位于所述半导体沟道上，其包括依次层叠的第一介电层、权重浮栅层和第二介电层，所述栅阵列位于所述调制叠层上，用于调制所述权重浮栅的电位，实现权重浮栅的电位加权。

可选地，还包括多个交替堆叠的阻挡层及神经元晶体管阵列，且所述神经元晶体管阵列中各所述神经元晶体管均与所述外围电路连接，通过所述外围电路控制相应的神经元晶体管的选通或关闭。

可选地，所述神经元晶体管阵列中，多个所述神经元晶体管平行排布，所述栅阵列包括多根栅线，每根栅线同时与多个所述神经元晶体管的半导体沟道交叉。