[发明专利]制造半导体元件的方法

说明书

一种用于制造半导体元件的方法包括在绝缘层的上部表面上沉积硬遮罩层。蚀刻硬遮罩层以在硬遮罩层中形成开口。经由开口在绝缘层中形成通孔凹槽。在硬遮罩层上及在通孔凹槽中形成第一光阻层。蚀刻第一光阻层以在通孔凹槽中形成光阻插塞。蚀刻开口的两个相对侧以移除硬遮罩层的部分，并借此暴露绝缘层的上部表面的一部分。移除光阻插塞。在通孔凹槽中及在绝缘层的已暴露表面上沉积金属。图案化金属。

技术领域

本揭示的一些实施例是有关于一种制造半导体元件的方法。

背景技术

在半导体元件制造期间形成通孔及金属配线当中，在执行金属蚀刻以图案化金属时，需要改善的叠加控制。叠加控制特别重要，因为在较新的元件制造技术中减小了金属线及通孔孔洞的尺寸，且叠加控制由于减小的尺寸而更难以达成。

发明内容

在一实施例中，一种用于制造半导体元件的方法包括在绝缘层的上部表面上沉积硬遮罩层。蚀刻硬遮罩层以在硬遮罩层中形成开口。经由开口在绝缘层中形成通孔凹槽。在硬遮罩层上及在通孔凹槽中形成第一光阻层。蚀刻第一光阻层以在通孔凹槽中形成光阻插塞。蚀刻开口的两个相对侧以移除硬遮罩层的部分，并借此暴露绝缘层的上部表面的一部分。移除光阻插塞。在通孔凹槽中及在绝缘层的已暴露表面上沉积金属。图案化金属。

附图说明

当结合随附诸图阅读时，得以自以下详细描述最佳地理解本揭示的一些实施例。应强调，根据行业上的标准实务，各种特征并未按比例绘制且仅用于说明目的。事实上，为了论述清楚，可任意地增大或减小各种特征的尺寸。

图1A至图1D绘示形成金属内连接的制程；

图2A绘示绝缘层的一部分，在此部分上通过与通孔对准的阻挡层来执行金属蚀刻制程；

图2B绘示图2A的金属蚀刻制程的结果；

图3A绘示绝缘层的一部分，在此部分上通过自通孔偏移的阻挡层来执行金属蚀刻制程；

图3B绘示图3A的金属蚀刻制程的结果；

图4A、图4B、图4C、图4D、图4E、图4G、图4J、图4M、图4N及图4P绘示根据实施例的在半导体制造制程中用以增大叠加控制的误差容限的步骤；

图4F绘示图4E中的结构的示意性俯视图；

图4H及图4K分别为图4G及图4J中的结构的俯视图；

图4L绘示图4J中的结构的示意性俯视图；

图4Q绘示图4P中的结构的平面图；

图5A绘示在遮罩与通孔对准不良时用以形成金属内连接的蚀刻操作的结果；

图5B为图5A中的结构的示意性俯视图；

图6A示出根据本揭示的一实施例的用于执行定向图案化的定向图案化装置的示意图；

图6B、图6C及图6D示出定向图案化制程的示意图；

图7为绘示根据本揭示的一实施例的半导体制造制程的流程图；

图8A及图8B为绘示根据本揭示的一实施例的半导体制造制程的流程图；

图9为绘示根据本揭示的一实施例的半导体制造制程的流程图。

【符号说明】

10...层

100...基板

110...金属层

115...蚀刻终止层(通孔终止层)

120...第一绝缘层