[发明专利]电子设备及其制造方法

说明书

本发明公开一种电子设备及其制造方法。电子设备包括：半导体存储器，该半导体存储器包括行线、列线、存储单元和多个接触插塞，所述多个接触插塞包括分别耦接到行线的行接触插塞和分别耦接到列线的列接触插塞。每个存储单元耦接到行线和列线，并且具有包括该行线的一部分和该列线的一部分的电流路径。第一接触插塞和第二接触插塞分别耦接到分别具有第一电流路径和第二电流路径的第一存储单元和第二存储单元。第一电流路径的电阻低于第二电流路径的电阻，并且第一接触插塞的电阻相对于第二接触插塞的电阻被增加，以抵消第一电流路径的较低电阻。

相关申请的交叉引用

本申请要求于2019年4月8日提交的申请号为10-2019-0041000的韩国专利申请的优先权，其全部公开内容通过引用整体并入本文。

技术领域

本公开的实施例涉及存储电路或器件，及其在电子设备中的应用。

背景技术

被配置为储存信息的半导体器件被用在各种电子设备中，例如计算机和便携式通信设备。为了在数据的非易失性存储中满足提高速度、密度和功率效率的要求，已经开发了使用根据施加的电压或电流而在不同的电阻相态之间切换的材料来储存数据的半导体器件。这种半导体器件的示例包括电阻随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、铁电随机存取存储器(FRAM)、磁随机存取存储器(MRAM)、电熔丝等。

这种半导体器件将数据储存在多个存储单元中。当过大的电流(即，“过电流”)施加到这种半导体器件的存储单元时，存储单元可能被损坏。

发明内容

本公开的实施例涉及一种设置有操作特性和可靠性改进的存储单元的电子设备，以及制造该电子设备的方法。

本公开的实施例包括一种制造电子设备的方法。该方法包括：形成包括第一导电插塞和第二导电插塞的多个导电插塞，第一导电插塞与第一存储单元的第一电流路径相关联，而第二导电插塞与第二存储单元的第二电流路径相关联；并且对第一导电插塞进行处理，以将第一导电插塞的电阻增加到比多个导电插塞中的第二导电插塞的电阻更高的值。

导电插塞可以包括行插塞和列插塞，并且该方法还可以包括：形成分别耦接到行插塞和列插塞的行线和列线；并且形成各自耦接到相应行线和相应列线的存储单元，每个存储单元具有相应的电流路径，该电流路径包括相应行线的一部分和相应列线的一部分。耦接到第一导电插塞的第一存储单元的第一电流路径长于耦接到第二导电插塞的第二存储单元的第二电流路径，或者第一电流路径的电阻高于第二电阻路径的电阻，或其两者。

在实施例中，一种电子设备包括半导体存储器。半导体存储器具有多条线、多个接触插塞和多个存储单元。多条线包括多条行线和多条列线。多个接触插塞包括分别耦接到多个行线的多个行接触插塞和分别耦接到多个列线的多个列接触插塞。每个存储单元具有耦接到行接触插塞和列接触插塞的电流路径，并且电流路径包括列线的耦接在存储单元和列接触插塞之间的一部分、以及行线的耦接在存储单元和行接触插塞之间的一部分。第一存储单元具有耦接到第一接触插塞的第一电流路径，并且第一电流路径具有第一电阻。第二存储单元具有耦接到第二接触插塞的第二电流路径，并且第二电流路径具有高于第一电阻的第二电阻。第一接触插塞被配置为具有比第二接触插塞的电阻更高的电阻，以补偿第一电阻和第二电阻之间的差。

在一个实施例中，第三接触插塞和第四接触插塞设置在单元区的外围，其中，第一电流路径包括第一导线的耦接在第一存储单元和第三接触插塞之间的一部分，并且第二电流路径包括第二导线的耦接在第二存储单元和第四接触插塞之间的一部分。第一导线的所述一部分比第二导线的所述一部分更短，并且具有比第二导线的所述一部分更低的电阻。

在一个实施例中，第一导线的所述一部分的长度不超过第二导线的所述一部分的长度的一半。在另一实施例中，第一导线的所述一部分的长度不超过第二导线的所述一部分的长度的四分之一。

附图说明