[发明专利]半导体结构及其制备工艺、电子装置

说明书

本公开提出一种半导体结构及其制备工艺、电子装置。半导体结构包括芯片、绝缘层以及电磁屏蔽罩。芯片具有相对设置的第一表面和第二表面以及侧面，第一表面为芯片的功能面。绝缘层设于第二表面并包覆于第二表面。电磁屏蔽罩包覆于绝缘层和芯片的侧面。通过上述设计，本公开相比于现有设计，能够在保持高质量的电磁屏蔽能力的同时，避免因半导体结构的封装体表面受外力或环境冲击而导致电磁屏蔽罩被破坏的问题。并且，本公开在实现芯片与电磁屏蔽罩之间的绝缘功能的同时，能够利用绝缘层的特性增强芯片与其他层叠结构之间的粘结牢固程度，进而提升结构强度。

技术领域

本公开涉及半导体器件技术领域，尤其涉及一种半导体结构及其制备工艺、电子装置。

背景技术

随着电子元件的运算速度越来越快、或是资讯传递的讯号频率越来越高，封装器件中的芯片容易与其他内部或外部电子元件相互产生电磁干扰，例如串扰、传输损耗、讯号反射等等，这会使得芯片的运作效能受到削减，所以在封装器件中对芯片进行电磁干扰的防护显得尤为重要。

现有的对芯片进行电磁干扰防护的方式主要是在封装器件的塑封层的外表面设置电磁屏蔽层。

发明内容

本公开的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种不易受外力或环境冲击而影响电磁屏蔽能力的半导体结构。

本公开的另一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种半导体结构的制备工艺。

本公开的又一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种具有上述半导体结构的电子装置。

为实现上述目的，本公开采用如下技术方案：

根据本公开的一个方面，提供一种半导体结构。其中，所述半导体结构包括芯片、绝缘层以及电磁屏蔽罩。所述芯片具有相对设置的第一表面和第二表面以及侧面，所述第一表面为所述芯片的功能面。所述绝缘层设于所述第二表面并包覆于所述第二表面。所述电磁屏蔽罩包覆于所述绝缘层和所述芯片的侧面。

根据本公开的其中一个实施方式，所述绝缘层设于所述第二表面和所述芯片的侧面并包覆于所述第二表面和所述芯片的侧面。

根据本公开的其中一个实施方式，所述绝缘层被配置为由所述芯片自身包含的硅经氧化反应而形成，所述绝缘层的材质包含二氧化硅。或者，所述绝缘层被配置为由绝缘材料沉积于所述芯片的第二表面和侧面而形成。

根据本公开的其中一个实施方式，所述半导体结构还包括基板以及底部填充层。所述基板具有相对设置的第三表面和第四表面，所述芯片以其第一表面固定于所述基板的第四表面。所述底部填充层设于所述基板与所述芯片之间，所述底部填充层包覆所述芯片的部分侧面和所述第四表面的未被所述芯片遮盖的部分区域。其中，所述电磁屏蔽罩还设于所述底部填充层的露出于所述基板与所述芯片之间的部分。

根据本公开的其中一个实施方式，所述电磁屏蔽罩还设于所述基板的第四表面的未被所述底部填充层覆盖的部分，所述第四表面的未被所述底部填充层覆盖的该部分无电路走线而形成无讯号电路区。

根据本公开的其中一个实施方式，所述半导体结构还包括多个凸点。所述多个凸点设于所述芯片的第一表面上，并被配置为使所述芯片通过所述凸点电连接于所述基板。其中，所述底部填充层还填充于所述基板与所述芯片之间的未设置所述凸点的空间中。

根据本公开的其中一个实施方式，所述半导体结构还包括基板以及塑封层。所述基板具有相对设置的第三表面和第四表面，所述芯片以其第一表面固定于所述基板的第四表面。所述塑封层包覆于所述芯片的第二表面和侧面以及所述基板的第四表面的未被所述芯片覆盖的部分，所述塑封层位于所述电磁屏蔽罩的相对所述芯片的外侧。

根据本公开的另一个方面，提供一种半导体结构的制备工艺。其中，包括以下步骤：

提供一晶圆；