[发明专利]用于制造半导体装置的方法和系统在审
申请号: | 201911192839.9 | 申请日: | 2019-11-28 |
公开(公告)号: | CN111384035A | 公开(公告)日: | 2020-07-07 |
发明(设计)人: | 周卫;B·K·施特雷特;B·L·麦克莱恩;M·E·塔特尔 | 申请(专利权)人: | 美光科技公司 |
主分类号: | H01L25/065 | 分类号: | H01L25/065;H01L21/67 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 王龙 |
地址: | 美国爱*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 制造 半导体 装置 方法 系统 | ||
本申请涉及用于制造半导体装置的方法和系统。一种热压接合TCB设备,其能够包含具有在第一方向上测量的高度且经配置以定位于半导体接合设备的第一按压表面与第二按压表面之间的壁。所述设备能够包含至少部分地由所述壁包围的空腔,所述空腔经设定大小以接纳半导体衬底及定位于所述半导体衬底与所述第一按压表面之间的半导体裸片的堆叠,半导体裸片的所述堆叠及半导体衬底具有如在所述第一方向上测量的组合未按压堆叠高度。在一些实施例中,所述未按压堆叠高度大于所述壁的所述高度,且所述壁经配置以由所述第一按压表面接触从而在半导体接合工艺期间限制所述第一按压表面朝向所述第二按压表面的运动。
技术领域
本技术大体上涉及半导体装置,且更确切地说,涉及用于制造半导体装置的方法和系统。
背景技术
包含存储器芯片、微处理器芯片和成像器芯片的封装半导体裸片通常包含安装在衬底上且包覆于保护性覆盖物中的半导体裸片。半导体裸片包含功能特征,例如存储器单元、处理器电路及成像器装置,以及电连接到所述功能特征的接合垫。接合垫可电连接到保护性覆盖物外部的端子,以允许半导体裸片连接到更高层级电路。在一些封装内,半导体裸片可堆叠在邻近半导体裸片上且通过邻近半导体裸片之间的个别互连件彼此电连接。在这类封装中,每一互连件可包含导电材料(例如,焊料)及在邻近半导体裸片的相对表面上的一对接点。举例来说,金属焊料可放置在接点之间且经回焊以形成导电接头。然而,常规工艺可能导致焊料连接故障。
发明内容
在一个方面中,本申请提供一种制造半导体装置的方法,所述方法包括:将止挡壁定位在晶片衬底上在半导体接合设备的第一平台与所述半导体接合设备的第二平台之间,所述第一平台具有第一按压表面,且所述第二平台具有面向所述第一平台的所述第一按压表面的第二按压表面,其中所述止挡壁及所述晶片衬底具有在垂直于所述第一按压表面的方向上从所述第二按压表面测量的组合高度,其中所述止挡壁至少部分地包围半导体裸片的堆叠,其中所述半导体裸片定位于所述晶片衬底与所述半导体接合设备的所述第一平台之间,且其中半导体裸片的所述堆叠具有在垂直于所述第一按压表面的方向上从所述第二按压表面测量的未按压堆叠高度;和将所述半导体接合设备的所述第一平台及所述第二平台中的一者或两者朝向彼此移动直到所述第一按压表面接触所述止挡壁为止,由此在垂直于所述第一按压表面的方向上压缩半导体裸片的所述堆叠;其中半导体裸片的所述堆叠的所述未按压堆叠高度大于所述止挡壁及所述晶片衬底的所述组合高度;且其中在所述半导体接合设备的所述第一平台及所述第二平台中的一者或两者朝向彼此移动直到所述第一按压表面接触所述止挡壁为止之后,半导体裸片的所述堆叠具有按压堆叠高度,所述按压堆叠高度小于或等于所述止挡壁及所述晶片衬底的所述组合高度。
在另一方面中,本申请提供一种用于制造半导体装置的热压接合(TCB)设备,所述TCB设备包括:具有在第一方向上测量的高度的壁,所述壁经配置以定位于晶片上在半导体接合设备的第一按压表面与第二按压表面之间;和至少部分地由所述壁包围的空腔,所述空腔经设定大小以接纳定位于所述晶片与所述第一按压表面之间的半导体裸片的堆叠,半导体裸片的所述堆叠具有如在所述第一方向上从所述晶片测量的未按压堆叠高度;其中所述未按压堆叠高度大于所述壁的所述高度,且其中所述壁经配置以由所述第一按压表面接触从而在半导体接合工艺期间限制所述第一按压表面朝向所述第二按压表面的运动。
在另一方面中,本申请提供一种半导体制造系统,其包括:第一按压平台,其具有第一按压表面;第二按压平台,其具有面向所述第一按压表面的第二按压表面;晶片,其定位于所述第一按压平台与所述第二按压平台之间;止挡件,其定位于所述晶片上在所述第一按压平台与所述第二按压平台之间,所述止挡件包括至少一个内腔;连接到所述晶片的半导体裸片的第一堆叠,半导体裸片的所述第一堆叠至少部分地定位在所述止挡件的所述至少一个内腔内在所述半导体衬底与所述第一按压平台之间;其中所述止挡件经配置以限制所述第一按压表面及所述第二按压表面朝向彼此的运动,从而将对所述半导体的所述第一堆叠的压缩限制为所要厚度。
附图说明
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于美光科技公司,未经美光科技公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911192839.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:自对准堆叠GE/SI CMOS晶体管结构
- 下一篇:阀装置以及冷冻循环系统
- 同类专利
- 专利分类