[发明专利]可挠性线路基板及薄膜覆晶封装结构

说明书

本发明提供一种可挠性线路基板，包括可挠性基材、多个引脚、防焊层以及至少一辅助图案。可挠性基材定义有预定芯片设置区以及最小容许芯片设置区。最小容许芯片设置区位于预定芯片设置区内。多个引脚配置于可挠性基材上，且延伸入最小容许芯片设置区内。防焊层配置于可挠性基材上，且局部覆盖多个引脚。防焊层具有开口。开口的边界对位重叠于预定芯片设置区的边界或最小容许芯片设置区的边界至预定芯片设置区的边界之间。辅助图案配置于可挠性基材上，且位于预定芯片设置区的边界或最小容许芯片设置区的边界。一种薄膜覆晶封装结构亦被揭示。

技术领域

本发明涉及一种线路基板及封装结构，尤其涉及一种可挠性线路基板及薄膜覆晶封装结构。

背景技术

薄膜覆晶(Chip on Film,COF)封装结构为常见的液晶显示器的驱动芯片的封装型态。一般而言，薄膜覆晶封装结构的可挠性线路基板包括可挠性薄膜及位于其表面上的引脚和防焊层。防焊层(solder resist layer)局部覆盖引脚，而仅裸露出芯片设置区及引脚与外部元件连接的部分，藉以达到预防引脚受损、被污染或短路等问题的效果。

然而，在执行防焊层的涂布或印刷工艺时，防焊材料可能会因流体特性或涂布/印刷精准度差异而产生溢流的问题，造成防焊层超出预计形成的范围。特别是防焊层在形成开口以定义出芯片设置区时，防焊材料容易聚积于开口的长边与短边的交会处(即芯片设置区的角落)，过多的防焊材料因此溢流进入芯片设置区内。如此，易导致防焊层与芯片之间的间隙过狭，而影响封装胶体填充进入芯片底部的顺畅度。再者，溢流进入芯片设置区内的防焊材料也可能会影响芯片与引脚间的电性连接。因此，如何使薄膜覆晶封装结构能减少防焊层溢流的问题，为本领域亟需解决的一门课题。

发明内容

本发明是针对一种可挠性线路基板，其能减少防焊层溢流并提升防焊层形成位置的精准度。

本发明是针对一种薄膜覆晶封装结构，其能避免封装胶体包覆不完整以及提升电气品质。

根据本发明的实施例，可挠性线路基板包括可挠性基材、多个引脚、防焊层以及至少一辅助图案。可挠性基材定义有预定芯片设置区以及最小容许芯片设置区，且最小容许芯片设置区位于预定芯片设置区内。多个引脚配置于可挠性基材上，且多个引脚延伸入最小容许芯片设置区内。防焊层配置于可挠性基材上，且局部覆盖多个引脚。防焊层具有开口，且开口的边界对位重叠于预定芯片设置区的边界或最小容许芯片设置区的边界至预定芯片设置区的边界之间。至少一辅助图案配置于可挠性基材上，且至少一辅助图案位于预定芯片设置区的边界或最小容许芯片设置区的边界。

在根据本发明的实施例的可挠性线路基板中，预定芯片设置区的边界包括第一长边以及第一短边，第一长边连接于第一短边而形成第一角落，最小容许芯片设置区的边界包括第二长边以及第二短边，第二长边连接于第二短边而形成第二角落。

在根据本发明的实施例的可挠性线路基板中，至少一辅助图案配置于第一角落或第二角落。

在根据本发明的实施例的可挠性线路基板中，至少一辅助图案具有相连的第一线段以及第二线段，第一线段与第二线段分别对应重叠第一长边与第一短边或分别对应重叠第二长边与第二短边。

在根据本发明的实施例的可挠性线路基板中，至少一辅助图案具有图案化凸起结构，图案化凸起结构构成第一线段与第二线段。

在根据本发明的实施例的可挠性线路基板中，图案化凸起结构的边缘具有相连的第一内侧壁以及第二内侧壁，第一内侧壁与第二内侧壁分别对应重叠第一长边与第一短边或分别对应重叠第二长边与第二短边。

在根据本发明的实施例的可挠性线路基板中，至少一辅助图案具有图案化开口，图案化开口构成第一线段与第二线段。

在根据本发明的实施例的可挠性线路基板中，图案化开口的边缘具有相连的第一内侧壁以及第二内侧壁，第一内侧壁与第二内侧壁分别对应重叠第一长边与第一短边或分别对应重叠第二长边与第二短边。