[发明专利]集成电路的导线互连结构

说明书

一种集成电路的互连结构，包括第一、第二与第三布线层和第一、第二与第三导电过孔结构。第一布线层包括横跨第一与第二晶体管的第一与第二导线，且第一导线连接第一晶体管，第二导线连接第二晶体管。第二布线层位于第一布线层上方，其包括垂直第一与第二导线的第三与第四导线。第三布线层位于第二布线层上方，其包括平行第一与第二导线的第五与第六导线，且第五与第六导线分别连接上方的一第一与一第二接触垫。第一导电过孔结构在第一与第二布线层之间，第二导电过孔结构在第二与第三布线层之间。第三导电过孔结构在第三布线层与第一、第二接触垫之间，使第一晶体管透过第一导线电连接至第一接触垫，且第二晶体管透过第二导线电连接至第二接触垫。

技术领域

本发明涉及一种集成电路的布局设计，且特别是涉及一种集成电路的导线互连结构。

背景技术

近年来对信息流量的需求不断成长，因此除了对运算单元的性能要求随之提高外，也需要高速接口通讯技术来提升数据的总带宽，以增加数据传输的速率。信号的传输速度与电流量及耦合相关，电流越大信号的传输速度越快，而耦合越大则会造成信号的传输越慢。相较于低速信号电路，在高速信号的电路中，为了提供较大的电流量以提升信号的传输速率，通常会设置较多的晶体管来提供足够的电流。例如Serdes高速串行接口，通常是使用配合许多晶体管的差动对(differential pair)执行计算机或高效能芯片间的信号传输。然而为了承受多个晶体管在同一导线上传输的电流量，导线的宽度必须一起增加以承载电流的传输，避免导线烧毁。

然而，上述导线宽度的增加，在不改变线路布局面积的情况下将增加线路间的耦合问题，拉低信号的传输速度。反之，若要避免线路间的耦合问题加重，则意味着布局面积必须增加。布局面积增加会导致布局成本增加，而耦合问题严重的话，可能造成讯号的逻辑转换延迟，甚至转换失效，而大大地降低讯号带宽(Bandwidth，BW)。

发明内容

有鉴于此，本发明提供一种集成电路的导线互连结构，其可透过布线方式的设计来控制电流路径，以缩减导线宽度，达到降低耦合并藉此达成高带宽的功效。

根据本发明的实施例，集成电路的导线互连结构能分别电连接多个第一晶体管至第一接触垫(pad)以及电连接多个第二晶体管至第二接触垫。所述导线互连结构包括第一布线层、第二布线层、第三布线层、多个第一导电过孔(via)结构、多个第二导电过孔结构以及多个第三导电过孔结构。第一布线层位于第一晶体管与第二晶体管上，其中第一布线层包括横跨第一晶体管与第二晶体管的至少一第一导线与至少一第二导线，且第一导线连接第一晶体管，第二导线连接第二晶体管。第二布线层位于第一布线层上方以及位于第一接触垫与第二接触垫的下方，其中第二布线层包括垂直第一导线及第二导线的多条第三导线及多条第四导线。第三布线层位于第二布线层上方以及位于第一接触垫与第二接触垫的下方，其中第三布线层包括至少一第五导线与至少一第六导线，所述第五导线及所述第六导线平行所述第一导线及所述第二导线，且所述第五导线连接所述第一接触垫，所述第六导线连接所述第二接触垫。第一导电过孔结构设置于所述第一布线层与所述第二布线层之间，第二导电过孔结构设置于所述第二布线层与所述第三布线层之间，且第三导电过孔结构设置于所述第三布线层与第一接触垫之间以及设置于所述第三布线层与第二接触垫之间。所述第一导线经由第一导电过孔结构、第三导线、第二导电过孔结构与第五导线电连接至所述第一接触垫，且所述第二导线经由第一导电过孔结构、第四导线、第二导电过孔结构与第六导线电连接至所述第二接触垫。

基于上述，在本发明的一实施例中，可通过布局设计来控制电流路径，让每条导线只需承载较少的晶体管的电流，因此能缩减导线本身的宽度，不但能使布局面积缩减，还可降低差动路径耦合(Differential path coupling)，以避免数据传输速度降低，藉此达成高带宽的功效。

附图说明

图1为本发明的第一实施例的一种集成电路的导线互连结构的示意图；

图2为本发明的第二实施例的一种集成电路的导线互连结构的示意图；