[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，包括：提供待刻蚀层，待刻蚀层上具有第一牺牲膜；在第一牺牲膜上形成若干相互分立的第一侧墙和若干侧墙沟槽，若干侧墙沟槽中具有第一侧墙沟槽与第二侧墙沟槽；在第一侧墙沟槽内形成第二侧墙，第二侧墙填充满第一侧墙沟槽；以第一侧墙与第二侧墙为掩膜刻蚀第一牺牲膜，在待刻蚀层上形成若干第一牺牲层；在第一牺牲层侧壁形成第三侧墙。通过采用第二侧墙填充第一侧墙沟槽，使第二侧墙与第一侧墙沟槽两侧的第一侧墙形合并，在后续的图形传递过程中，合并后的第一侧墙与第二侧墙对应的待刻蚀层不会形成鳍部，省去了再采用光刻图形化工艺去除部分鳍部的过程，进而节约了制作时间与成本。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体器件制造的工艺中，通常利用光刻工艺将掩膜版上的图形转移到衬底上。光刻过程包括：提供衬底；在半导体衬底上形成光刻胶；对所述光刻胶进行曝光和显影，形成图案化的光刻胶，使得掩膜版上的图案转移到光刻胶中；以图案化的光刻胶为掩膜对衬底进行刻蚀，使得光刻胶上的图案转印到衬底中；去除光刻胶。

随着半导体器件尺寸的不断缩小，光刻关键尺寸逐渐接近甚至超出了光刻的物理极限，由此给光刻技术提出了更加严峻的挑战。为了在现有的光刻工艺的基础上能够进一步缩小半导体器件的尺寸，现有技术提出了多重图形化工艺，该工艺因其能够形成更小尺寸掩膜而具有应用前景，克服了单次构图不能达到的光刻极限。

然而，现有技术的多重图形化工艺在图形转移之后，仍需要对图形作进一步处理，增加了制作的时间与成本。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，能够省去采用光刻图形化工艺去除部分所述鳍部的过程，从而节约了制作时间与制作成本。

为解决上述问题，本发明提供一种半导体结构形成的方法，包括：提供待刻蚀层，所述待刻蚀层上具有第一牺牲膜；在所述第一牺牲膜上形成若干相互分立的第一侧墙和若干侧墙沟槽，各所述侧墙沟槽位于相邻的所述第一侧墙之间，若干所述侧墙沟槽中具有第一侧墙沟槽与第二侧墙沟槽，所述第二侧墙沟槽的宽度大于所述第一侧墙沟槽的宽度；在所述第一侧墙沟槽内形成第二侧墙，所述第二侧墙填充满所述第一侧墙沟槽；以所述第一侧墙与所述第二侧墙为掩膜刻蚀所述第一牺牲膜，在所述待刻蚀层上形成若干第一牺牲层；在所述第一牺牲层侧壁形成第三侧墙。

可选的，所述待刻蚀层为多层结构，所述待刻蚀层包括基底、位于所述基底上的掩膜结构、位于所述掩膜结构上的第一停止层。

可选的，所述第一侧墙的形成方法包括：在所述第一牺牲膜上形成第二停止层，在所述第二停止层上形成若干相互分立的第二牺牲层与若干牺牲层沟槽，各所述牺牲层沟槽位于相邻的所述第二牺牲层之间，若干所述牺牲层沟槽中具有第一牺牲层沟槽与第二牺牲层沟槽，所述第二牺牲层沟槽的宽度大于所述第一牺牲层沟槽的宽度；在所述第二牺牲层的侧壁形成所述第一侧墙；在形成所述第一侧墙之后，去除所述第二牺牲层。

可选的，在所述第二牺牲层侧壁形成所述第一侧墙的方法包括：在所述第二停止暴露出的顶部表面、以及所述第二牺牲层的侧壁与顶部表面形成第一侧墙膜；回刻蚀所述第二停止层顶部表面、以及所述第二牺牲层顶部表面的第一侧墙膜，直至暴露出所述第二停止层顶部表面与所述第二牺牲层顶部表面为止，在所述第二牺牲层侧壁形成所述第一侧墙。

可选的，所述第一牺牲层沟槽的宽度与所述第一侧墙的厚度之比大于2:1，所述第二牺牲层沟槽的宽度与所述第一侧墙的厚度之比大于2:1。

可选的，所述第一侧墙膜的形成工艺包括原子层沉积工艺。

可选的，回刻蚀所述第一侧墙膜的采用的工艺包括各向异性的干法刻蚀工艺或各向异性的湿法刻蚀工艺。

可选的，所述第一侧墙膜的材料包括氮化硅或氮氧化硅。