[发明专利]存储器及其形成方法

说明书

本发明实施例提供一种存储器及其形成方法，形成方法包括：提供基底，基底上具有位线结构；在位线结构侧壁形成第一介质层；形成填充满相邻第一介质层之间的间隙的绝缘膜，绝缘膜覆盖第一介质层顶部以及位线结构顶部，且绝缘膜顶面包括凹陷顶面以及凸起顶面，凹陷顶面朝向靠近基底方向凹陷，凸起顶面朝向远离基底方向凸起，且凹陷顶面的位置与相邻第一介质层之间的间隙的位置相对，凸起顶面的位置与位线结构的位置相对；刻蚀绝缘膜，去除部分基底上的绝缘膜，形成覆盖第一介质层侧壁的绝缘层；在绝缘层侧壁形成第二介质层，且绝缘层位于第二介质层与第一介质层之间。本发明中实施例有利于改善形成的存储器的性能，且制作流程简单、成本低廉。

技术领域

本发明实施例涉及半导体存储器领域，特别涉及存储器及其形成方法。

背景技术

随着大规模集成电路的快速发展，存储器中的晶体管结构及其导线的关键尺寸也在快速微缩。随着导线线宽的微缩，导线产生的寄生电容对金属导线及存储器电学性能的影响越来越显著。

为了降低存储器中金属导线的寄生电容，目前主要采取的方法包括制作N-O-N隔离结构。

然而，为了形成N-O-N隔离结构中的含氧层，现有技术中主要采用刻蚀的方式，工艺流程较为复杂，即目前存储器中的N-O-N隔离结构的形成方法有待改善。

发明内容

本发明实施方式的目的在于提供一种存储器及其形成方法，相比于现有简述形成N-O-N隔离结构的方法，本发明实施方式制作流程简单、成本低廉。

为解决上述技术问题，本发明的实施方式提供了一种存储器的形成方法，包括以下步骤：提供基底，基底上具有位线结构；在位线结构侧壁形成第一介质层；形成填充满相邻第一介质层之间的间隙的绝缘膜，绝缘膜覆盖第一介质层顶部以及位线结构顶部，且绝缘膜顶面包括凹陷顶面以及凸起顶面，凹陷顶面朝向靠近基底方向凹陷，凸起顶面朝向远离基底方向凸起，且凹陷顶面的位置与相邻第一介质层之间的间隙的位置相对，凸起顶面的位置与位线结构的位置相对；刻蚀绝缘膜，去除部分基底上的绝缘膜，形成覆盖第一介质层侧壁的绝缘层；在绝缘层侧壁形成第二介质层，且绝缘层位于第二介质层与第一介质层之间。

本发明实施方式通过形成具有凹陷顶面和突起顶面的绝缘膜，不需要采用化学机械抛光工艺，节省成本；且通过绝缘膜直接刻蚀形成绝缘层，不需要额外形成掩模，流程简单且成本低廉。

另外，刻蚀绝缘膜，具体包括：采用第一刻蚀工艺，刻蚀绝缘膜的凸起顶面，暴露出第一介质层和位线结构的顶部表面，同时刻蚀绝缘膜的凹陷顶面形成沟槽，沟槽位于相邻第一介质层之间的间隙内；采用第二刻蚀工艺，刻蚀沟槽露出的绝缘膜，形成绝缘层。

另外，第一刻蚀工艺包括射频容性耦合等离子体刻蚀工艺。采用射频容性耦合等离子体进行刻蚀，具有离子轰击能力强的特点，能够将顶部的凹陷顶面和凸起顶面向下转移。

另外，射频容性耦合等离子体刻蚀工艺的工艺参数包括：采用的射频容性耦合等离子体刻蚀工艺的材料包括氧气、全氟丁二烯、四氟化碳或氩气中的至少一种；采用的射频容性耦合等离子体刻蚀工艺的功率为1000W～1500W；采用的射频容性耦合等离子体刻蚀工艺的压力为10mT～30mT。

另外，第二刻蚀工艺包括射频感性耦合等离子体刻蚀工艺。采用射频感性耦合等离子体进行刻蚀，具有化学反应能力强的特点，其纵向的刻蚀性能较好，横向的刻蚀性能较差，对绝缘膜进行刻蚀，从而形成侧壁较为平整的绝缘层。

另外，射频感性耦合等离子体刻蚀工艺的工艺参数包括：采用的射频感性耦合等离子体刻蚀工艺的材料包括氧气、全氟丁二烯、或氦气中的至少一种；采用的射频感性耦合等离子体刻蚀工艺的功率为800W～1300W，偏置功率为100W～250W；采用的射频感性耦合等离子体刻蚀工艺的压力为5mT～15mT。

另外，第一介质层的材料和第二介质层的材料相同；绝缘层的材料与第一介质层的材料不同。