[发明专利]一种基于FPGA的多通道分片合并处理方法及系统

说明书

本发明提出一种基于FPGA的多通道分片合并处理方法，包括：1)令牌环轮询控制机制，用于实现将多通道的多片数据包以固定单元长度为单位进行并转串操作；2)读写仲裁机制，用于实现对内外部存储的读写仲裁和速率平衡；3)分区存储访问控制机制，用于实现与外部存储控制器的读写交互访问。本发明还提出一种基于FPGA的多通道分片合并处理系统，规避了DDR2SDRAM存储控制的复杂度，提高了并路转串路的效率，节省了FPGA内部的存储资源开销，可通过参数配置实现不同场景下的灵活应用。

技术领域

本发明属于卫星通信接收机多载波解调技术领域，尤其涉及一种将多载波多通道突发数据进行处理的方法。

背景技术

作为软件无线电系统和通信接收机的关键技术之一，信道化技术用于提取包含在接收带宽内的单个或多个相互独立的子带信号以便于后端的基带处理，其实现的具体功能包括：数字下变频、符号速率转换、匹配滤波、解扩等。高效高性能的实现多载波信道化也是研究热点。

多载波解调中如果使用多路并行的信道化处理，可最大限度的满足处理带宽要求，但由于高速数据流经过下抽后的数据率变低，所以基带处理的每一级都使用多路并行处理是没有必要的，另外现场可编程门阵列(FPGA，Field Programmable Gate Array)实现时需考虑资源与速度平衡，故需综合考虑解调性能与硬件实现。

将多载波数字下变频和符号速率变换后的多通道数据经过并转串后，实现将多路数据归为单路，送给后级进行单路匹配滤波，可有效的减少设计资源，由于多载波抽样后的数据流速率仍然很高，故需采用高速读写的外部存储器DDR2 SDRAM(第二代双倍数据率同步动态随机存取存储器，Double-Data-Rate Two Synchronous Dynamic Random AccessMemory)进行缓存转发，亟待解决卫星通信接收机多载波解调处理需求的问题。

发明内容

本发明所要解决的技术问题是：针对卫星通信接收机多载波解调的处理需求，基于FPGA+DDR2 SDRAM互联架构，提出了一种基于FPGA的多通道分片合并处理技术，主要应用于卫星通信接收机突发解调过程中，实现对多载波信道化后多个并行载波的突发数据包片的通道合并处理，将频率维度和时间维度上多个载波通道的多个突发数据包片以一定的规则实现并路转串路处理。

本发明为解决上述技术问题而采用以下技术方案：

本发明提出一种基于FPGA的多通道分片合并处理方法，包括：

1)令牌环轮询控制机制，用于实现将多通道的多片数据包以固定单元长度为单位进行并转串操作；

2)读写仲裁机制，用于实现对内外部存储的读写仲裁和速率平衡；

3)分区存储访问控制机制，用于实现与外部存储控制器的读写交互访问。

进一步的，本发明所提出的方法中，令牌环轮询控制机制采用并列的N个数据缓存，以存满一个固定小单元长度的数据为触发写入令牌，并采用令牌轮询机制进行令牌读取，得到令牌后以固定小单元长度为单位进行数据包片的串行输出。

进一步的，本发明所提出的方法中，所述读写仲裁机制用于平衡外部存储器与内部存储器之间的读写数据流吞吐，内部存储器以数据包片为单位进行数据写，以固定小单元为单位进行数据读，外部存储器以固定小单元为单位进行数据写，以数据包片为单位进行数据读。

进一步的，本发明所提出的方法中，所述分区存储访问控制机制，利用存储控制器IP，简化存储访问接口，并对外部存储器进行区域划分，按通道划分扇区，每个通道又进行乒乓，拼接后的单通道数据由内部存储进行输出缓存。

本发明还提出一种基于FPGA的多通道分片合并处理系统，包括：

令牌环轮询控制模块，用于实现将多通道的多片数据包以固定单元长度为单位进行并转串操作；