[发明专利]一种FPGA平台IP原型快速验证方法及系统

权利要求书

1.一种FPGA平台IP原型快速验证方法，其特征在于，包括以下步骤：

将调试上位部分与IP下位部分分离，分别综合成独立的bit文件；

根据IP开发速率，在调试上位部分与IP下位部分之间设置对应类型的主从接口；

提供用于IP下位部分向调试上位部分请求中断服务的中断请求信号；

在调试上位部分对JTAG/SWI调试器和输出外设UART进行调试；

在IP下位部分进行综合布局布线，并对待验证IP进行开发和调试。

2.根据权利要求1所述的一种FPGA平台IP原型快速验证方法，其特征在于，根据IP开发速率，在调试上位部分与IP下位部分之间设置对应类型的主从接口，具体包括如下步骤：

对于速率较低的IP开发，在调试上位部分与IP下位部分之间设置中/低速接口，提供中/低速率的数据访问，为中/低速IP开发提供数据和控制；采用普通的并行数据线作为接口信号线；

对于速率较高的IP开发，在调试上位部分与IP下位部分之间设置中/高速接口，提供较高速率的数据访问，为高速率IP开发提供数据和控制；采用差分串行数据线作为接口信号线。

3.根据权利要求2所述的一种FPGA平台IP原型快速验证方法，其特征在于，所述中/低速接口的总线运行频率为1MHz～40MHz；所述中/高速接口的总线运行频率为30MHz～100MHz。

4.一种FPGA平台IP原型快速验证系统，其特征在于，包括：

JTAG/SWI调试器，所述JTAG/SWI调试器用于调试和下载软件；

调试上位模块，所述JTAG/SWI调试器与所述调试上位模块连接，所述调试上位模块用于将与系统高度耦合且稳定的部分资源单独集成并调试；

IP下位模块，所述IP下位模块用于将系统中更新频繁的部分资源单独集成并调试；

主从接口转换模块，所述主从接口转换模块一端与所述调试上位模块通信连接，其另一端与所述IP下位模块通信连接，所述主从接口转换模块用于根据所述IP下位模块的IP开发速率为其配置对应类型的接口。

5.根据权利要求4所述的一种FPGA平台IP原型快速验证系统，其特征在于，所述调试上位模块包括CPU/MCU、RAM、ROM和UART。

6.根据权利要求4所述的一种FPGA平台IP原型快速验证系统，其特征在于，所述IP下位模块包括多个待验证IP。

7.根据权利要求4-6任一项所述的一种FPGA平台IP原型快速验证系统，其特征在于，主从接口转换模块包括中/低速接口和中/高速接口，所述中/低速接口用于在速率较低的IP开发环境下为调试上位模块和IP下位模块提供中/低速率的数据访问，所述中/高速接口用于在速率较高的IP开发环境下为调试上位模块和IP下位模块提供较高速率的数据访问。