[发明专利]导电结构的制备方法和薄膜晶体管阵列基板的制备方法有效
| 申请号： | 201911167176.5 | 申请日： | 2019-11-25 |
| 公开（公告）号： | CN112838049B | 公开（公告）日： | 2023-03-28 |
| 发明（设计）人： | 黄展宽;赫义煊;周文丰;吴超 | 申请（专利权）人： | 深超光电(深圳)有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L27/12 |
| 代理公司： | 深圳市赛恩倍吉知识产权代理有限公司 44334 | 代理人： | 徐丽 |
| 地址： | 518109 广东省深圳市*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 导电 结构 制备 方法 薄膜晶体管 阵列 | ||
1.一种导电结构的制备方法，其包括以下步骤：
形成导电层，所述导电层包括依次层叠的第一导电层、第二导电层以及第三导电层，所述第一导电层和所述第三导电层的材料为钼的氮化物，所述第二导电层的材料为铝；
于所述第三导电层上形成光阻层；以及
利用所述光阻层对所述导电层进行图案化，形成导电结构，其中，采用湿式蚀刻的方式同时对所述第一导电层、所述第二导电层以及所述第三导电层进行图案化以形成所述导电结构，所述导电结构相较于所述光阻层的双边关键尺寸偏差为0.3微米至0.8微米，所述第一导电层和所述第三导电层均采用溅射镀膜形成，所述第一导电层的镀膜功率小于所述第三导电层的镀膜功率。
2.如权利要求1所述的导电结构的制备方法，其特征在于，形成所述第一导电层和所述第三导电层时，采用氩气及氮气作为工作气体，氩气流量和氮气流量的比例为1:1至1:1.5。
3.如权利要求1所述的导电结构的制备方法，其特征在于，在湿式蚀刻时，蚀刻时间为45秒以上。
4.一种导电结构的制备方法，其包括以下步骤：
形成导电层，所述导电层包括依次层叠的第一导电层、第二导电层以及第三导电层，所述第一导电层和所述第三导电层的材料为钛，所述第二导电层的材料为铝；
于所述第三导电层上形成光阻层；以及
利用所述光阻层对所述导电层进行图案化，形成导电结构，其中，采用干蚀刻的方式同时对所述第一导电层、所述第二导电层以及所述第三导电层进行图案化以形成所述导电结构，所述导电结构相较于所述光阻层的双边关键尺寸偏差为0.3微米至0.8微米，所述导电层的蚀刻均匀度不大于15%。
5.如权利要求4所述的导电结构的制备方法，其特征在于，形成所述导电层之前，还包括形成半导体层的步骤，所述半导体层为薄膜晶体管的沟道层，所述导电结构为所述薄膜晶体管的源极和漏极。
6.如权利要求5所述的导电结构的制备方法，其特征在于，所述第二导电层的厚度为2000埃至3000埃，所述半导体层的厚度为1300埃至1900埃。
7.如权利要求1或4所述的导电结构的制备方法，其特征在于，所述导电结构作为薄膜晶体管的源极、薄膜晶体管的漏极、薄膜晶体管的栅极、数据线、扫描线中的至少之一。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深超光电(深圳)有限公司，未经深超光电(深圳)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201911167176.5/1.html，转载请声明来源钻瓜专利网。
- 上一篇：主板及应用所述主板的电子装置
- 下一篇：数据显示方法、装置、设备及存储介质
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
