[发明专利]场效应晶体管及其制造方法

说明书

公开了一种场效应晶体管及其制造方法。场效应晶体管包括：半导体衬底；沿所述半导体衬底表面第一方向延伸的鳍部；分别位于所述鳍部两侧的半导体表面的源区和漏区；位于所述鳍部上方的沿所述半导体衬底表面第二方向延伸的栅叠层，其中，所述鳍部的侧壁具有凹凸图案，所述凹凸图案与所述栅叠层接触。该场效应晶体管的鳍部的侧壁具有凹凸图案，包括截面形状为圆形的纳米线，使得在相同体积时，本申请的晶体管鳍部与所述栅叠层的接触面积更大，可以形成更大的饱和电流，在相同饱和电流时，本申请的晶体管体积更小，有利于减小芯片面积。

技术领域

本发明涉及半导体器件技术领域，特别涉及一种场效应晶体管及其制造方法。

背景技术

MOSFET是半导体行业最常见的一种场效应晶体管。随着制成的进步，在发展到22nm左右时，会由于源极和漏极端距离短，出现短沟道效应，形成漏电流。另外由于栅极与沟道下面的接触面积变小，使得栅极对沟道的控制作用降低，导致开关特性不好，因此出现了FinFET(Fin Field-Effect Transistor，鳍式场效应晶体管)。在传统晶体管结构中，控制电流通过的闸门，只能在闸门的一侧控制电路的接通与断开，属于平面的架构。在FinFET的架构中，闸门成类似鱼鳍的叉状3D架构，可于电路的两侧控制电路的接通与断开。这种设计可以大幅改善电路控制并减少漏电流，也可以大幅缩短晶体管的闸长。

传统2D结构的MOSFET发展到3D结构的FinFET，使得栅极长度L降低到一定制程之后，栅极仍然对沟道具有较大接触面积，从而更好地控制沟道电流，增大饱和电流，降低漏电流和动态功率损耗。但是沟道宽度的提升不足够大，可以通过改变鳍的形状来进一步增加沟道宽度W，来获得性能更好的FinFET。

发明内容

鉴于上述问题，本发明的目的在于提供一种场效应晶体管及其制造方法，通过设置场效应晶体管中鳍部侧面具有凹凸图案，从而增大鳍部与栅叠层的接触面积，形成更大的饱和电流。

根据本发明的一方面，提供一种场效应晶体管，包括：半导体衬底；沿所述半导体衬底表面第一方向延伸的鳍部；分别位于所述鳍部两侧的半导体表面的源区和漏区；位于所述鳍部上方的沿所述半导体衬底表面第二方向延伸的栅叠层，其中，所述鳍部的侧壁具有凹凸图案，所述凹凸图案与所述栅叠层接触。

优选地，所述鳍部包括垂直方向上堆叠的多个纳米线，相邻堆叠的两个所述纳米线形成弧面接触。

优选地，所述纳米线的截面形状包括圆形。

优选地，所述鳍部包括垂直方向上堆叠的多个纳米线，相邻堆叠的两个所述纳米线形成平面接触。

优选地，所述鳍部的截面形状包括多个圆形重叠相交形成的形状。

优选地，所述栅叠层包括栅极介质层和栅极导体，所述栅极介质层用于隔开所述栅极导体和所述鳍部。

优选地，所述栅极介质层材料为高K电介质氧化物。

根据本发明的另一方面，提供一种场效应晶体管的制造方法，包括：在半导体衬底上沿所述半导体衬底表面第一方向形成鳍部；形成覆盖所述鳍部表面的栅极介质层；在所述栅极介质层上沿所述半导体衬底表面第二方向形成栅极导体；在所述鳍部两侧的所述半导体表面形成源区和漏区，其中，所述鳍部的侧壁具有凹凸图案，所述凹凸图案与所述栅叠层接触。

优选地，所述鳍部包括垂直方向上堆叠的多个纳米线，相邻堆叠的两个所述纳米线形成弧面接触。

优选地，所述纳米线的截面形状包括圆形。

优选地，所述鳍部包括垂直方向上堆叠的多个纳米线，相邻堆叠的两个所述纳米线形成平面接触。

优选地，所述鳍部的截面形状包括多个圆形重叠相交形成的形状。