[发明专利]堆叠元件

说明书

提供一种堆叠元件及用于元件的布局设计方法，该元件包括两个或两个以上相同结构。每一元件可具有第一晶粒、堆叠在该第一晶粒上的第二晶粒，及堆叠在该第二晶粒上的第三晶粒。第二晶粒可包括第一穿透硅通孔(TSV)及第一电路，且第三晶粒包括第二TSV及第二电路。第一TSV及第二TSV可线性共同延伸。第一及第二电路可各自为逻辑电路，该逻辑电路具有用于产生晶粒识别符的比较器及计数器。相应元件晶粒的计数器可在晶粒之间串列连接。每一晶粒可使用相同遮罩制造，但保留唯一的逻辑识别符。晶粒堆叠中的给定晶粒可因此通过相同晶粒布局中的单个路径定址。

技术领域

本揭露是有关于一种堆叠元件。

背景技术

集成电路(integrated circuit；IC)的制造需要遮罩技术，诸如使用光罩以蚀刻且处理电路设计。然而，归因于不断减小且更加复杂的集成电路要求，元件设计比以往任何时候都具有挑战性。在固定集成电路空间中所需的电路元件的数目愈来愈复杂。结果，尤其随着集成电路设计缩小，用于进阶集成电路制程的光罩集的成本已大体上增加。随着不断上升的遮罩产生成本为集成电路晶片费用中的不断增加的因素，节省遮罩成本为集成电路设计的重点。

同样地，当新的集成电路设计需要工程变更命令(engineering change order；ECO)时，遮罩成本可具有很大贡献。为了进行晶片位准的增量变化，设计可并入备用或虚设的单元，包括未使用的导线或金属以最小化对仅金属ECO中的新遮罩的需求。然而，在使用虚设线及类似者中所涉及的冗余并未降低封装位准的遮罩成本。

发明内容

根据本揭露的一些实施例，一种堆叠元件包含第一晶粒、第二晶粒以及第三晶粒。第二晶粒堆叠在第一晶粒上。第二晶粒包含第一穿透硅通孔(TSV)以及第一电路。第三晶粒堆叠在第二晶粒上。第三晶粒包含第二TSV以及第二电路。第一TSV及第二TSV线性共同延伸。

附图说明

本揭露的各态样当与附图一起阅读时将从以下实施方式中最佳地理解。应注意，根据行业中的共用实践，各个特征并未按比例绘制。实际上，为了说明及论述清晰起见，各个特征的尺寸可以任意地增加或减小。

图1为根据一些实施例的在包括记忆体元件的集成晶片结构上的系统的附图；

图2为根据一些实施例的在集成晶片结构上的系统的附图；

图3为根据一些实施例的在包括非挥发性地址储存的集成晶片结构上的系统的附图；

图4为根据一些实施例的在包括由穿透硅通孔提供的地址识别的集成晶片结构上的系统的附图；

图5为根据一些实施例的具有共同延伸的穿透硅通孔的集成晶片结构上的硅的附图；

图6为根据一些实施例的具有不同穿透硅通孔(through-silicon via；TSV)配置的元件的横截面的附图；

图7为根据一些实施例的包括逻辑电路的元件晶粒的相同设计布局的附图；

图8为根据一些实施例的在集成晶片结构上的系统的电路布置的附图；

图9为根据一些实施例的在包括元件晶粒的集成晶粒结构上的系统的布置的附图，元件晶粒每一者具有逻辑电路及记忆体阵列；

图10为根据一些实施例的用于在具有相同设计布局的集成晶片结构上定址的方法的流程图。

并入本揭露的实施例中并且形成本说明书一部分的附图图示本揭露的实施例并且，与说明书一起进一步用于解释本揭露的实施例的原理并且使熟悉相关技术者能够进行且使用本揭露的实施例。

【符号说明】

100...SOIC封装

110...记忆体晶粒