[发明专利]一种半导体结构及其制作方法

权利要求书

1.一种半导体结构的制作方法，其特征在于，包括以下步骤：

提供一衬底，形成叠层结构于所述衬底上，所述叠层结构包括在Z方向上交替堆叠的介质层与牺牲层，所述叠层结构包括沿X方向依次划分的第一连接区、存储区及第二连接区，其中，所述X方向与所述衬底所在平面平行，所述Z方向与所述衬底所在平面垂直；

刻蚀所述叠层结构位于所述第二连接区的部分，使所述第二连接区的顶面比所述第一连接区的顶面低至少一个层级，其中，一个层级包括一对堆叠的所述介质层及所述牺牲层；

同步刻蚀所述叠层结构位于所述第一连接区及所述第二连接区的部分，形成位于所述第一连接区的第一阶梯结构及位于所述第二连接区的第二阶梯结构，所述第一阶梯结构包含沿所述Z方向设置的多级台阶，所述第二阶梯结构包含沿所述Z方向设置的多级台阶，在自所述叠层结构指向所述衬底的方向上，所述第一阶梯结构的第i级台阶的台面比所述第二阶梯结构的第i级台阶的台面高至少一个所述层级，且自所述第一阶梯结构与所述第二阶梯结构的次底层台阶至顶层台阶，各级台阶均包括至少两个所述层级，各级台阶的台面分别暴露出不同的所述牺牲层或不同的所述介质层。

2.根据权利要求1所述的半导体结构的制作方法，其特征在于：还包括形成多层结构于所述叠层结构上方的步骤，所述多层结构位于所述存储区。

3.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成所述第一阶梯结构及所述第二阶梯结构包括以下步骤：

S3-1：形成光阻层，所述光阻层覆盖所述存储区并往所述第一连接区及所述第二连接区方向延伸，但未到达所述第一连接区与所述第二连接区的边缘；

S3-2：以所述光阻层为掩膜对所述叠层结构进行刻蚀，形成第一台阶于所述第一连接区域，形成第二台阶于所述第二连接区域，其中，刻蚀深度为N个层级，其中N为大于或等于2的整数；

S3-3：修剪所述光阻层，使所述光阻层往所述存储区回缩预设距离；

S3-4：以回缩后的所述光阻层为掩膜对所述叠层结构进行刻蚀，使所述第一台阶及所述第二台阶下降N个层级，并形成接续所述第一台阶的第三台阶及接续所述第二台阶的第四台阶，所述第三台阶及所述第四台阶均包括N个层级；

S3-5：重复所述步骤S3-3至所述步骤3-4至少一次，使得台阶数目增多。

4.根据权利要求3所述的半导体结构的制作方法，其特征在于：重复所述步骤S3-1至所述步骤S3-5至少一次，以自所述存储区指向所述第一连接区方向分为至少两段形成所述第一阶梯结构，以自所述存储区指向所述第二连接区方向分为至少两段形成所述第二阶梯结构，每一段至少包括两级台阶。

5.根据权利要求1所述的半导体结构的制作方法，其特征在于：在刻蚀所述叠层结构位于所述第二连接区的部分使所述第二连接区的顶面比所述第一连接区的顶面低至少一个层级的步骤之前，还包括同步刻蚀所述叠层结构位于所述第一连接区及所述第二连接区的部分，形成位于所述第一连接区的第三阶梯结构及位于所述第二连接区的第四阶梯结构的步骤，所述第三阶梯结构及所述第四阶梯结构均包括沿所述Y方向排列的M级台阶，其中，所述Y方向与所述X方向及所述Z方向均垂直，M为大于或等于2的整数，以分别将所述第一连接区及所述第二连接区划分为M个分区，且自所述第三阶梯结构与所述第四阶梯结构的次底层台阶至顶层台阶，各级台阶均包括S个所述层级，S为大于或等于1的整数；所述第一阶梯结构及所述第二阶梯结构均包括沿所述Y方向排列的M个子阶梯结构，每个所述子阶梯结构的台阶数目相同，且对于相邻两个所述子阶梯结构，在自所述叠层结构指向所述衬底的方向上，其中一个所述子阶梯结构的第i级台阶的台面比另一个所述子阶梯结构的第i级台阶的台面低或高S个所述层级。

6.根据权利要求5所述的半导体结构的制作方法，其特征在于：自所述第一阶梯结构与所述第二阶梯结构的次底层台阶至顶层台阶，各级台阶包括的层级数目等于2M。