[发明专利]一种采用负反馈箝位技术的带隙基准电路

说明书

本发明请求保护一种采用负反馈箝位技术的带隙基准电路，属于微电子技术领域。包括带隙基准电流源偏置电路以及带隙基准核心电路等。本发明采用共源共栅结构为带隙基准核心电路提供偏置电流信号来提高带隙基准的电源抑制比，带隙基准核心电路采用负反馈箝位技术取代传统运算放大器箝位技术来产生正温度系数电流I_R2a及I_R4，正温度系数电流I_R2a在电阻R2a以及正温度系数电流I_R4在电阻R4上产生正温度系数的压降分别与NPN型三极管Q3的基极‑发射极电压加权实现高性能的带隙基准参考电压，从而实现一种采用负反馈箝位技术的带隙基准电路。

技术领域

本发明属于微电子技术领域，具体涉及一种采用负反馈箝位技术的带隙基准电路。

背景技术

带隙基准作为模数转换器、数模转换器、电源管理等集成电路的基础模块，其性能会影响整体电路性能。

图1为一种传统的带隙基准电路结构，其基本思路是利用PNP型三极管Q3的发射极-基极电压具有负温度特性以及电阻R2上压降具有正温度特性来获得低温漂的参考电压。图1中，电阻R1以及电阻R2采用相同材料，PMOS管M1、PMOS管M2以及PMOS管M3具有相同的沟道宽长比，PNP型三极管Q2发射极面积是PNP型三极管Q1发射极面积的N倍，PNP型三极管Q1与PNP型三极管Q3具有相同的发射极面积，则带隙基准电路的输出电压V_REF为其中，q是电子电荷量，k是玻尔兹曼常数，T是绝对温度，V_EB1是PNP型三极管Q1的发射极-基极电压，R₁是电阻R1的阻抗，R₂是电阻R2的阻抗。通过优化电阻相关参数可在一定温度范围内获得具有零温度特性的参考电压V_REF。

图1所示传统带隙基准电路输出电压具有高温漂系数的问题，其工作电源电压为外部电源VDD，使得带隙基准的输出参考电压具有较低的电源抑制比，从而制约了带隙基准电路在高精度系统中的应用。

发明内容

本发明旨在解决以上现有技术的问题。提出了一种高性能的带隙基准参考电压的采用负反馈箝位技术的带隙基准电路。本发明的技术方案如下：

一种采用负反馈箝位技术的带隙基准电路，其包括：带隙基准电流源偏置电路及带隙基准核心电路，其中所述带隙基准电流源偏置电路的信号输出端与所述带隙基准核心电路的信号输入端相连接；所述带隙基准电流源偏置电路为所述带隙基准核心电路提供偏置电流信号，所述带隙基准核心电路通过采用由NPN型三极管Q3、NPN型三极管Q4、电阻R3、NMOS管M9、电阻R4以及电阻R2a组成负反馈电路结构实现的箝位技术，取代运算放大器箝位技术产生高性能带隙基准参考电压。

进一步的，所述带隙基准电流源偏置电路包括：PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8、电阻R5以及电流源ISS，其中PMOS管M1的源极分别与PMOS管M3的源极、PMOS管M5的源极、PMOS管M7的源极以及外部电源VDD相连，PMOS管M1的漏极与PMOS管M2的源极相连，PMOS管M1的栅极分别与PMOS管M3的栅极、PMOS管M5的栅极、PMOS管M7的栅极、PMOS管M2的漏极以及电阻R5的一端相连，电阻R5的另一端分别与PMOS管M2的栅极、PMOS管M4的栅极、PMOS管M6的栅极、PMOS管M8的栅极以及电流源ISS的一端相连，电流源ISS的另一端与外部地线GND相连，PMOS管M3的漏极与PMOS管M4的源极相连，PMOS管M5的漏极与PMOS管M6的源极相连，PMOS管M7的漏极与PMOS管M8的源极相连。