[发明专利]一种内凹式绕线差分线、印刷电路板及设计方法

说明书

本发明涉及了一种内凹式绕线差分线、印刷电路板及设计方法，其中该差分线包括第一线和第二线，第一线与第二线平行走线，其中：第二线包括正常区段和绕线区段，其中第二线的正常区段与第一线之间具有第一线间距，第二线的绕线区段与第一线之间具有第二线间距，并且第一线间距大于第二线间距；差分线的主参考层在第二线的绕线区段范围内具有断层。本发明的实施例通过在高速差分线中将传统的外凸式绕线改为内凹式绕线，使绕线区域不会占用更多的空间，同时针对绕线区域的参考层进行优化，保证了链路的阻抗一致性，同时解决了布线空间及阻抗一致性两方面的问题，为高速差分线等长绕线设计提供了指导。

技术领域

本发明涉及电路板技术领域。本发明进一步涉及一种内凹式绕线差分线、印刷电路板及设计方法。

背景技术

在传统数字系统设计中，高速互联现象常常可以忽略不计，因为它们对系统的性能影响很微弱。然而，随着计算机技术的不断发展，在众多决定系统性能的因素里，高速互联现象正起着主导作用，常常导致一些不可预见问题的出现，极大的增加了系统设计的复杂性。因此在高速链路设计中，要尽量优化各个模块，借助仿真工具提前评估设计可行性及风险点，并依据仿真结果优化设计，提高系统设计成功率，缩短研发周期。

在服务器系统高速信号链路设计过程中，链路阻抗是影响信号质量的重要因素。阻抗不连续的链路导致信号反射严重，使接收端眼图变差甚至闭合，导致设计失败。但在某些情况下，比如差分线等长设计时，需要将差分线中某一根走线绕长，此时可能会引入阻抗不连续点，因此在高速线等长设计时进行链路阻抗优化显得尤为重要。

在高速链路设计中，针对差分线等长设计的问题，常常对差分线中某一根走线进行弯折绕线处理，为了起到走线长度匹配并同时降低阻抗不连续的效果，通常会限定绕线区域的每段走线长度及走线间距，比如3W2S方法，如图1中实线矩形框A部分所示。这种方法限定绕线区域差分线最大间距小于原始差分线间距的2倍，每个绕线线段长度不得超过线宽的3倍。

虽然这种设计思想能够有效进行走线长度匹配，通过限定走线间距及线段长度方法降低阻抗不连续的影响，但差分线间距增大带来的阻抗上升问题仍然没有根本解决。另外，很多高速线布线区域走线较密，很难有空间进行3W2S绕线设计，如图1中虚线矩形框B部分所示。

因此，针对高速链路中由于需要等长绕线设计而使差分线间距变大进而导致阻抗不连续，以及在高密度布线区域绕线空间不足的问题，需要提出一种优化的差分线，使绕线区域不会占用更多的空间，同时保证链路的阻抗一致性。

发明内容

一方面，本发明基于上述目的提出了一种内凹式绕线差分线，其中该差分线包括第一线和第二线，第一线与第二线平行走线，其中：

第二线包括正常区段和绕线区段，其中第二线的正常区段与第一线之间具有第一线间距，第二线的绕线区段与第一线之间具有第二线间距，并且第一线间距大于第二线间距；

差分线的主参考层在第二线的绕线区段范围内具有断层。

根据本发明的内凹式绕线差分线的实施例，其中第二线的正常区段的总长度大于第二线的绕线区段的总长度。

根据本发明的内凹式绕线差分线的实施例，其中第一线和第二线具有线宽，差分线的主参考层具有参考层间距，差分线具有阻抗，第二线间距的大小由线宽、参考层间距以及阻抗共同决定。

根据本发明的内凹式绕线差分线的实施例，其中第二线包括多个绕线区段，并且每个绕线区段的长度不超过阈值。

另一方面，本发明还提出了一种具有内凹式绕线差分线的印刷电路板，其中印刷电路板包括内凹式绕线差分线，该差分线包括第一线和第二线，第一线与第二线平行走线，其中：

第二线包括正常区段和绕线区段，其中第二线的正常区段与第一线之间具有第一线间距，第二线的绕线区段与第一线之间具有第二线间距，并且第一线间距大于第二线间距；