[发明专利]LDMOS器件及其制造方法

说明书

本发明公开了一种LDMOS器件，包括：横向接触的沟道区和漂移区，源区形成在沟道区的表面且和栅极结构的第一侧面自对准。漂移区直接通过漂移区引出区和第二接触孔连接到由正面金属层组成的漏极，从而形成无漏区结构，无漏区结构使漂移区的长度直接由漂移区的第一侧面和第二接触孔的间距确定。本发明还公开了一种LDMOS器件的制造方法。本发明能减少漂移区的长度，从而能降低器件的输出电容并降低器件在开关过程中的损耗。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种LDMOS器件。本发明还涉及一种LDMOS器件的制造方法。

背景技术

LDMOS器件具有高的击穿电压和低的电容，这里主要是输入电容(Ciss)，被广泛用于BCD工艺来实现高压管或者是射频功放管。

而对于一个性能优异的LDMOS器件，我们不但希望其输入电容低，还希望其输出电容(Coss)低。如图1所示，是现有LDMOS器件的剖面结构图；以N型器件为例，现有LDMOS器件包括：

形成于半导体衬底1上的P型掺杂的沟道区2和N型掺杂的漂移区3，所述漂移区3的第一侧面和所述沟道区2横向接触。

栅极结构覆盖在所述沟道区2表面并延伸到所述漂移区3上；被所述栅极结构覆盖的所述沟道区2的表面用于形成沟道。

所述栅极结构包括依次叠加的栅介质层6和栅极导电材料层4。

N型重掺杂的源区5a形成在所述沟道区2的表面且和所述栅极结构的第一侧面自对准。

N型重掺杂的漏区5b形成在所述漂移区3的表面且和所述栅极结构的第二侧面相隔有间距。

所述源区5a的顶部通过第一接触孔8连接到由正面金属层组成的源极。

所述漏区5b的顶部通过第二接触孔7连接到由正面金属层组成的漏极。

通常，在所述半导体衬底1的表面还形成有外延层,外延层的电阻率跟LDMOS器件所要求承受的击穿电压有关。LDMOS器件要求的击穿电压越高，电阻率越高，外延层越厚。

所述沟道区引出区9能单独进行光刻定义加离子注入实现，也能在对应的所述第一接触孔8的开口打开后进行注入从而仅形成在对应的所述第一接触孔8的底部。对于N型器件，所述沟道区引出区9的离子注入的注入杂质通常为BF2，注入能量通常在40keV，注入剂量高达1e15cm^-2。这使得对应的所述第一接触孔8表面的B离子浓度很高，这样增加了对应的所述第一接触孔8和所述沟道区2的接触界面的掺杂浓度，从而可以实现很好的欧姆接触。另外，所述源区5a的掺离子注入的剂量约为5e15cm^-2，故即使在所述第一接触孔8底部对应的所述源区5a的表面进行了所述沟道区引出区9的离子注入，即使经过反型，所述源区5a的掺杂浓度依然很高，所以所述源区5a依然能和所述第一接触孔8实现很好的欧姆接触。

注意，现有技术中，对于LDMOS器件，是一定需要漏区5b的，否则第二接触孔7会直接跟漂移区3相连，而因为漂移区3的掺杂浓度低，所述第二接触孔7和漂移区3之间形成的接触是肖特基接触而不是欧姆接触。这样LDMOS器件的导通电阻会变得很大。

然而因为漏区5b的存在，会增加整个漂移区3的长度，现说明如下：

如图1所示，通常所述漏区5b的长度L3是0.15μm到0.3μm之间。这对于高压LDMOS器件，如击穿电压超过100V的器件，漂移区3的长度L1通常在5μm以上，这段距离L3显得不是那么重要，L2为L1和L3的差值，对应于扣除了所述漏区5b之后的所述漂移区3的长度。