[发明专利]具有深沟槽隔离岛的ESD保护器件

权利要求书

1.一种制造电子器件的方法，包括：

在衬底的半导体表面层中形成均具有第一导电类型的第一掺杂区域和第二掺杂区域，形成具有第二导电类型的所述衬底和具有所述第一导电类型的掩埋层即BL；

在所述半导体表面层中的所述第一掺杂区域和所述第二掺杂区域之间形成具有所述第二导电类型的第三掺杂区域；并且

在所述第一掺杂区域内形成多个电介质结构，每个电介质结构从所述半导体表面层延伸到至少所述BL。

2.根据权利要求1所述的方法，其还包括形成所述第一导电类型的合并的深掺杂区域，所述合并的深掺杂区域从所述半导体表面层延伸到所述BL并跨越所述多个电介质结构。

3.根据权利要求1所述的方法，其中所述多个电介质结构各自包括电连接到所述衬底的导电芯。

4.根据权利要求1所述的方法，其中所述多个电介质结构沿垂直于从所述第二掺杂区域到与所述第一掺杂区域的接触件的方向的线进行布置。

5.根据权利要求1所述的方法，其中所述第一掺杂区域和所述第二掺杂区域分别被配置为作为双极晶体管的集电极和发射极操作，并且所述第三掺杂区域被配置为作为所述双极晶体管的基极操作。

6.根据权利要求1所述的方法，其中所述第二掺杂区域和所述第三掺杂区域以相应的第二深度和第三深度延伸到所述衬底中，并且其中所述第一掺杂区域以大于所述第二深度和所述第三深度的第一深度延伸到所述衬底中。

7.根据权利要求1所述的方法，还包括形成与所述第一掺杂区域的接触件，并且在所述多个电介质结构和所述第三掺杂区域之间不包括与所述第一掺杂区域的任何接触件。

8.一种制造电子器件的方法，包括：

在具有第二导电类型的衬底的半导体表面层中形成均具有第一导电类型的第一掺杂区域和第二掺杂区域，并且形成具有所述第一导电类型的掩埋层即BL；

在所述第一掺杂区域和所述第二掺杂区域之间形成具有所述第二导电类型的第三掺杂区域；

在所述第一掺杂区域内的所述半导体表面层中形成一排深沟槽开口即DT开口，其中所述DT开口到达所述BL；

通过所述DT开口注入所述第一导电类型的掺杂剂，从而为所述DT开口中的每一个形成从所述半导体表面层延伸到所述BL的深掺杂区域，并且，

填充所述DT开口，从而形成多个DT隔离岛，每个DT隔离岛至少包括电介质衬垫；

其中所述深掺杂区域合并成跨越所述多个DT隔离岛的合并的深掺杂区域。

9.根据权利要求8所述的方法，其还包括形成外部DT隔离环，其中所述多个DT隔离岛从所述DT隔离环的一侧延伸到所述DT隔离环的相反侧。

10.根据权利要求8所述的方法，还包括在所述合并的深掺杂区域内形成具有所述第一导电类型的浅阱。

11.根据权利要求8所述的方法，其中所述一排DT开口是第一排DT开口，并且还包括形成第二排DT开口，其中所述第一排和第二排相对于彼此交错。

12.根据权利要求8所述的方法，其中所述第一掺杂区域和所述第二掺杂区域以及所述BL被配置为作为包括垂直双极晶体管的保护器件操作，还包括形成包括与所述第一掺杂区域的至少一个接触件的接触件，所述接触件接触所述合并的深掺杂区域或所述合并的深掺杂区域的与所述第三掺杂区域和所述第二掺杂区域相反的一侧。