[发明专利]一种三维扇出型封装结构及其制造方法在审
| 申请号: | 201911146083.4 | 申请日: | 2019-11-21 |
| 公开(公告)号: | CN110828408A | 公开(公告)日: | 2020-02-21 |
| 发明(设计)人: | 戴风伟;曹睿;曹立强 | 申请(专利权)人: | 上海先方半导体有限公司;华进半导体封装先导技术研发中心有限公司 |
| 主分类号: | H01L23/485 | 分类号: | H01L23/485;H01L23/498;H01L21/48;H01L21/60 |
| 代理公司: | 上海智晟知识产权代理事务所(特殊普通合伙) 31313 | 代理人: | 张东梅 |
| 地址: | 200000 上海市浦*** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 三维 扇出型 封装 结构 及其 制造 方法 | ||
本发明提供了一种三维扇出型封装结构,包括晶圆表面覆盖第一介质层所形成的载片;背面相连的第一芯片及第二芯片;一个或多个导电金属柱;包覆第一芯片、第二芯片和导电金属柱的塑封层;形成于第一介质层表面的第一金属层,电连接至第一芯片和/或一个或多个导电金属柱的下端;形成于塑封层表面的第二金属层,电连接至第二芯片和/或一个或多个导电金属柱的上端;第二介质层,覆盖第二金属层的表面和间隙;以及外接焊球,电连接至所述第二金属层。
技术领域
本发明涉及半导体封装技术领域,特别涉及一种三维扇出型封装技术。
背景技术
随着半导体技术的不断发展,半导体器件的集成密度不断提高。三维扇出型封装工艺通过将晶圆和晶圆或芯片和晶圆上下层层堆叠的方式来提高芯片或各种电子元器件的集成度。
在三维扇出型封装工艺中,为了减少封装厚度,通常需要对晶圆进行减薄,但普通的半导体设备难以支撑和传输超薄器件的晶圆,使得碎片率非常高。为了解决这种薄晶圆的支撑和传输问题,业界通常采用临时键合的工艺方法,其主要原理就是将晶圆临时键合在一直径相仿的载片上,利用该载片来实现对薄晶圆的支撑和传输,同时可以防止薄晶圆变形,在完成晶圆背面工艺后再将载片从薄晶圆上解离。
但现有技术中的晶圆临时键合工艺步骤繁琐,容易造成晶圆翘曲。
发明内容
为了克服上述问题中的至少部分问题,根据本发明的一个方面,提供一种三维扇出型封装结构,包括:
载片,所述载片包括晶圆和第一介质层;
第一芯片;
第二芯片,所述第二芯片与所述第一芯片背面相连;
一个或多个导电金属柱;
塑封层,所述塑封层包覆所述第一芯片、所述第二芯片和所述导电金属柱;
第一金属层,所述第一金属层形成于所述第一介质层表面,电连接至所述第一芯片和/或所述一个或多个导电金属柱的下端;
第二金属层,所述第二金属层形成于所述塑封层表面,电连接至所述第二芯片和/或所述一个或多个导电金属柱的上端;第二介质层,所述第二介质层覆盖所述第二金属层的表面和间隙;以及
外接焊球,所述外接焊球电连接至所述第二金属层。
进一步地,所述第一金属层实现对第一芯片引脚的扇出功能。
进一步地,所述第二金属层实现对第二芯片引脚的扇出功能。
进一步地,所述第一金属层和/或所述第二金属层和/或导电金属柱的材料为铜、铝、钨或其合金。
进一步地,所述第一介质层和/或第二介质层的材料为树脂、PI、氧化硅或氮化硅。
另一方面,本发明化提供一种三维扇出型封装结构的制造方法,包括:
在晶圆上覆盖第一介质层以形成载片;
在第一介质层表面形成第一金属层;
在第一金属层对应位置形成导电金属柱;
将芯片组贴片至导电金属柱之间的第一金属层的焊盘上;
形成塑封层;
在塑封层上形成第二金属层;
在第二金属层上形成第二介质层;
减薄载片;以及
在第二金属层上形成外接焊球。
进一步地,所述芯片组由第一芯片和第二芯片使用胶膜贴合形成。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海先方半导体有限公司;华进半导体封装先导技术研发中心有限公司,未经上海先方半导体有限公司;华进半导体封装先导技术研发中心有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911146083.4/2.html,转载请声明来源钻瓜专利网。





