[发明专利]半导体器件

说明书

本公开的实施例涉及半导体器件。提供一种能够提高工作裕度的半导体器件。该半导体器件包括存储器电路，其包括由SOTB晶体管构成的存储器单元；以及模式指定电路，其针对第一模式或第二模式切换存储器电路的操作模式。该存储器电路包括衬底偏置生成电路，其向SOTB晶体管供应衬底偏置电压；以及定时信号生成电路，其生成用于存储器电路的读取操作或写入操作的定时信号。在第二模式下，衬底偏置生成电路不向SOTB晶体管供应衬底偏置电压。

相关申请的交叉引用

包括说明书、附图和摘要在内的于2018年12月19日提交的日本专利申请号2018-237192的公开的全部内容通过引用被并入本文。

技术领域

本公开涉及一种半导体器件。

背景技术

近年来，随着半导体器件的小型化，MOS晶体管的变化显著。结果，例如，在被包括在半导体器件中的存储器单元(通常为SRAM(静态随机存取存储器)模块)中，当执行定时设计时，必须考虑SRAM单元中的变化。日本未审查专利申请公开2012-185882公开了一种用于执行把SRAM单元中的变化考虑在内的定时设计的技术。

另一方面，作为用于减少被半导体器件消耗的功率的技术，存在用于向半导体器件板施加衬底偏置电压的技术。由于SRAM单元的阈值电压通过衬底偏置电压的施加而被增加，所以泄漏电流可以被降低。

发明内容

然而，即使当定时设计在考虑SRAM单元中的变化的情况下被执行时，由于在衬底偏置电压被施加时阈值电压发生改变，所以操作定时需要以与正常时间内的操作定时不同的方式而被调整。

提出本公开以解决上文所提及的问题，并且本公开提供一种能够提高操作裕度的半导体器件。

从本说明书的描述和附图，其他问题和新颖特征将变得显而易见。

根据本公开的某些方面的半导体器件包括存储器电路，其由SOTB(薄埋氧化物上硅(Silicon on Thin Buried Oxide))晶体管形成；以及模式指定电路，其指定存储器电路的操作速度。该存储器电路包括存储器阵列，其以矩阵形式布置；衬底偏置生成电路，其能够向SOTB晶体管供应衬底偏置电压；以及定时信号生成电路，其用于生成用于该存储器阵列的读取/写入操作的定时信号。如果模式指定电路指定使存储器电路以第一速度进行操作的第一操作模式，则衬底偏置生成电路向SOTB晶体管提供衬底偏置电压。如果模式指定电路指定使存储器电路以比第一速度快的第二速度操作的第二操作模式，则不向SOTB晶体管提供衬底偏置电压。如果第一操作模式被指定，则定时信号生成电路生成具有第一延迟级的第一定时信号，如果第二操作模式被指定，则生成具有第二延迟级的第二定时信号。

根据一个实施例，所公开的半导体器件可以提高操作裕度。

附图说明

图1是图示根据第一实施例的半导体器件1的图。

图2是图示根据第一实施例的存储器单元MC的配置的图。

图3是用于说明根据第一实施例的N沟道MOS晶体管和P沟道MOS晶体管的结构的图。

图4是用于说明根据第一实施例的读取存储器单元2的数据时的操作的图。

图5是用于说明当施加根据第一实施例的衬底偏置电压时和当没有施加衬底偏置电压时MOS晶体管的特征改变的图。

图6是用于说明根据第一实施例的定时调整电路16的电路配置的图。

图7是用于说明根据第二实施例的辅助电路的图。

图8是用于说明根据第二实施例的字驱动器调整电路140的电路配置的图。