[发明专利]存储器装置

说明书

本发明公开了一种存储器装置，包括：单元行，设置于字线的多个层级中，单元行包含柱，柱包括第一竖直导电线、第二竖直导电线以及竖直半导体主体，所述竖直半导体主体设置于第一竖直导电线与第二竖直导电线之间且与第一竖直导电线及第二竖直导电线接触。柱选择线邻近于竖直半导体主体且通过栅极介电质与竖直半导体主体间隔开以形成柱选择开关，柱选择线设置在第一竖直导电线及第二竖直导电线下方。底部选择线设置在第一竖直导电线及第二竖直导电线下方，且与柱选择线以及第一竖直导电线及第二竖直导电线绝缘。底部选择线电流接触柱的竖直半导体主体。

技术领域

本发明是关于可用于执行乘积运算和的电路，尤其是一种存储器装置。

背景技术

在神经形态计算系统、机器学习系统以及用于基于线性代数的一些计算类型的电路中，乘积函数和可以是至关重要的部分。

乘积函数和可使用交叉点阵列架构作为电路操作或「存储器内(in-memory)」操作来实现，其中所述阵列的单元的电特性实行所述函数。

对于高速实施，期望具有极大阵列，以便可并行执行多种运算，或可执行极大的乘积串联和。

需要提供适合于在大阵列中实施的乘积运算和的结构。

发明内容

描述一种存储器装置，所述装置包括经配置以执行乘积运算和的3D单元阵列。在本文所描述的技术中，装置包括设置于字线的多个层级中的存储器单元行。使用柱形成单元行，所述柱包含第一竖直导电线、第二竖直导电线以及竖直半导体主体，竖直半导体主体设置于第一竖直导电线与第二竖直导电线之间且与第一竖直导电线及第二竖直导电线接触。存储器单元形成在字线与柱的交叉点处，具有第一竖直导电线及第二竖直导电线中的源极端子及漏极端子以及竖直半导体主体中的通道。柱选择线邻近于竖直半导体主体且通过栅极介电质与竖直半导体主体间隔开以形成柱选择开关，柱选择线设置在第一竖直导电线及第二竖直导电线下方。底部选择线设置在第一竖直导电线及第二竖直导电线下方，且与柱选择线以及第一竖直导电线及第二竖直导电线绝缘。底部选择线电流接触柱的竖直半导体主体。底部选择线可在第一方向上延伸，且柱选择线可在与第一方向正交的第二方向上延伸。在此组态中，出于将与施加至第一竖直导电线及第二竖直导电线的电压或电流不同的偏压电压或电流施加至竖直半导体主体的目的，柱选择开关可用于将竖直半导体主体连接至底部选择线且使竖直半导体主体与底部选择线断连。

装置可包括：导电带叠层，设置为邻近柱选择线上方的竖直半导体主体；以及电荷存储结构，设置于导电带叠层中的导电带的侧壁上。

装置可包括：第一水平导电线，上覆于单元行且耦接至柱的第一竖直导电线；以及第二水平导电线，上覆于单元行且耦接至柱的第二竖直导电线，其中第一水平导电线可在第一方向上延伸，且第二水平导电线可在与第一方向正交的第二方向上延伸。在一个实施例中，第一水平导电线及第二水平导电线可分别为输入线及输出线。在另一实施例中，第一水平导电线及第二水平导电线可分别为输出线及输入线。

装置可包括偏压电路，所述偏压电路操作性地耦接至底部选择线以将偏压电压施加至竖直半导体主体以对单元行进行编程操作及擦除操作中的至少一者。

一种存储器装置可包括：存储器单元行的较大阵列，所述存储器单元行设置于字线的多个层级中，所述行中的每一者包含柱，所述柱包括第一竖直导电线、第二竖直导电线以及竖直半导体主体，竖直半导体主体设置于第一竖直导电线与第二竖直导电线之间且与第一竖直导电线及第二竖直导电线接触。装置包括多个柱选择线，所述多个柱选择线设置在单元行中的第一竖直导电线及第二竖直导电线下方，所述柱选择线中的每一者邻近于竖直半导体主体的列且通过栅极介电质与竖直半导体主体的列间隔开，以形成柱选择开关列。装置包括多个底部选择线，所述多个底部选择线设置在第一竖直导电线及第二竖直导电线下方且与柱选择线以及单元行中的第一竖直导电线及第二竖直导电线绝缘，底部选择线中的每一者电流接触竖直半导体主体的行。